[發明專利]時間測量裝置及方法

在審

• 申請號: 201811435173.0
• 申請日: 2018-11-28
• 公開（公告）號: CN109450584A
• 公開（公告）日: 2019-03-08
• 發明（設計）人: 陳慶邦;劉晶;趙旭陽;王紹偉;陸海威
• 申請（專利權）人: 上海東土遠景工業科技有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06;H04L12/26
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

1.一種時間測量裝置，其特征在于，包括：時間測量電路、FPGA電路、以及主處理器；

所述時間測量電路分別與所述FPGA電路及至少兩個待測設備相連，用于同時獲取至少兩個所述待測設備的時間信號，并發送至所述FPGA電路，其中，所述時間測量電路包括至少兩路時間測量單元，每路所述時間測量單元均與所述FPGA電路相連，且分別與一個所述待測設備相連，以獲取相應待測設備的時間信號；

所述FPGA電路與所述主處理器相連，用于分別從至少兩個所述待測設備的時間信號中提取相應待測設備的時間信息，并發送至所述主處理器；

所述主處理器，用于根據各所述待測設備的時間信息計算各所述待測設備的時間值，并計算各所述待測設備的時間值相對于基準時間值的偏差時間值。

2.根據權利要求1所述的裝置，其特征在于，所述時間信息包括：秒值、秒沿計數值以及TDC數字量化值；所述秒沿計數值由納秒計數器產生；所述TDC數字量化值記錄小于基準頻率信號對應的時鐘周期的時間長度；

所述裝置還包括：晶振電路，與所述FPGA電路相連，用于向所述FPGA電路提供所述基準頻率信號；

所述FPGA電路具體包括：待測設備時間信號解碼模塊以及時間數字轉換器TDC數字量化模塊，其中：

所述待測設備時間信號解碼模塊分別與所述晶振電路及所述時間測量電路中的各路時間測量單元相連，用于根據所述基準頻率信號對各所述待測設備的時間信號進行解碼，得到各所述待測設備的秒值和秒沿計數值；

所述TDC數字量化模塊分別與所述晶振電路及所述時間測量電路中的各路時間測量單元相連，用于根據所述基準頻率信號計算各所述待測設備的時間信號的TDC數字量化值。

3.根據權利要求2所述的裝置，其特征在于，所述基準時間值根據外部基準時間信號獲得或根據本地基準時間信號獲得；

所述裝置還包括：時間源電路，與所述FPGA電路連接，用于向所述FPGA電路提供所述外部基準時間信號；

相應的，所述FPGA電路還包括：

外部基準時間信號解碼模塊，分別與所述晶振電路及所述時間源電路相連，用于根據所述基準頻率信號對所述外部基準時間信號進行解碼，得到所述外部基準時間信號的秒值和秒沿計數值；

所述TDC數字量化模塊，還與所述時間源電路相連，用于根據所述基準頻率信號計算所述外部基準時間信號的TDC數字量化值。

4.根據權利要求1所述的裝置，其特征在于，所述主處理器用于：

根據指示信息確定至少兩路所述時間測量單元中的對比通道；

計算所述對比通道獲取的待測設備的時間值與至少兩路所述時間測量單元中除所述對比通道之外的其他時間測量單元獲取的待測設備的時間值之間的偏差時間值。

5.根據權利要求2或3所述的裝置，其特征在于，所述FPGA電路還包括：

頻率信號處理模塊，與所述晶振電路相連，用于將所述晶振電路提供的所述基準頻率信號轉化為設定頻率信號；

相應的，待測設備時間信號解碼模塊，與所述頻率信號處理模塊相連，用于根據所述設定頻率信號對各所述待測設備的時間信號進行解碼，得到各所述待測設備的秒值和秒沿計數值；

外部基準時間信號解碼模塊，與所述頻率信號處理模塊相連，用于根據所述設定頻率信號對所述外部基準時間信號進行解碼，得到所述外部基準時間信號的秒值和秒沿計數值；

所述TDC數字量化模塊，與所述頻率信號處理模塊相連，用于根據所述設定頻率信號計算各所述待測設備的時間信號的TDC數字量化值以及基準時間信號的TDC數字量化值，其中，所述基準時間信號為外部基準時間信號或本地基準時間信號。