[發明專利]半導體器件及其制備方法、封裝件及其制備方法

在審

• 申請號: 201811434025.7
• 申請日: 2018-11-28
• 公開（公告）號: CN111244054A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 吳秉桓;汪美里
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/482
• 分類號: H01L23/482;H01L23/48;H01L21/768;H01L21/60;H01L25/065
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

本發明半導體技術領域，提出一種半導體器件，該半導體器件包括堆疊結構以及電極；堆疊結構至少包含一個芯片；電極位于堆疊結構的側表面，電極在芯片厚度方向的長度大于或等于芯片的厚度。該半導體器件避免采用微凸起連接，使堆疊結構的厚度減薄，有利于實現薄型化。電極設于堆疊結構的側表面，不必在布線層設置連接處，設計電路時不必考慮預留連接位置，不會造成芯片上電路布局設置的限制。電極在芯片厚度方向的長度大于或等于芯片的厚度，便于連接多個芯片上的電路。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件及半導體器件的制備方法、具有該半導體器件的封裝件及該封裝件的制備方法。

背景技術

高容量、薄型化的存儲器越來越受到市場青睞。

參照圖1所示的現有技術中芯片堆疊后的連接結構示意圖；現有的芯片1堆疊后通過硅穿孔2和微凸起3連接，為了能有較佳的焊接效果和導電能力，需要加大微凸起3的尺寸，造成電路布局設置的限制，不能更好的實現高容量、薄型化。現有的存儲器由于有效散熱面積的無法增大，也不能更好的做到更高容量。而且封裝結構由于受芯片1的長寬限制，不能更好的做到薄型化。

因此，有必要研究一種半導體器件及半導體器件的制備方法、具有該半導體器件的封裝件及該封裝件的制備方法。

所述背景技術部分公開的上述信息僅用于加強對本發明的背景的理解，因此它可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本發明的目的在于克服上述現有技術的不易實現高容量、薄型化的不足，提供一種較易實現高容量、薄型化的半導體器件及半導體器件的制備方法、具有該半導體器件的封裝件及該封裝件的制備方法。

本發明的額外方面和優點將部分地在下面的描述中闡述，并且部分地將從描述中變得顯然，或者可以通過本發明的實踐而習得。

根據本公開的一個方面，提供一種半導體器件，包括：

堆疊結構，至少包含一個芯片；

電極，位于所述堆疊結構的側表面，所述電極在所述芯片厚度方向的長度大于或等于所述芯片的厚度。

在本公開的一種示例性實施例中，所述半導體器件還包括：

布線層，設于所述芯片上，其中，所述布線層設置有多個信號端，多個所述信號端通過所述布線層與所述電極電連接。

在本公開的一種示例性實施例中，所述堆疊結構包括：

第一芯片；

第二芯片，設于所述第一芯片之上。

在本公開的一種示例性實施例中，所述第一芯片上設有第一布線層，所述第二芯片上設有第二布線層，所述第一布線層和所述第二布線層通過硅穿孔電連接。

在本公開的一種示例性實施例中，所述電極電連接于所述第一布線層、所述第二布線層中的一個或多個。

在本公開的一種示例性實施例中，所述芯片上設置有缺口，所述電極設置在所述缺口內。

在本公開的一種示例性實施例中，所述半導體器件還包括：凸塊，設于所述電極的遠離所述芯片的一面，所述凸塊突出于所述缺口。

在本公開的一種示例性實施例中，所述凸塊覆蓋所述電極以及所述電極與所述布線層的連接處。

根據本公開的一個方面，提供一種封裝件，包括：

上述任意一項所述的半導體器件；

封裝基板，設于所述堆疊結構的側表面，并與所述電極電連接。

在本公開的一種示例性實施例中，所述封裝件還包括：