[發(fā)明專利]半導(dǎo)體器件及其制備方法、封裝件及其制備方法在審
| 申請?zhí)枺?/td> | 201811434025.7 | 申請日： | 2018-11-28 |
| 公開（公告）號： | CN111244054A | 公開（公告）日： | 2020-06-05 |
| 發(fā)明（設(shè)計(jì)）人： | 吳秉桓;汪美里 | 申請（專利權(quán)）人： | 長鑫存儲技術(shù)有限公司 |
| 主分類號： | H01L23/482 | 分類號： | H01L23/482;H01L23/48;H01L21/768;H01L21/60;H01L25/065 |
| 代理公司： | 北京律智知識產(chǎn)權(quán)代理有限公司 11438 | 代理人： | 袁禮君;闞梓瑄 |
| 地址： | 230000 安徽省合肥市*** | 國省代碼： | 安徽;34 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 半導(dǎo)體器件 及其 制備 方法 封裝 | ||
1.一種半導(dǎo)體器件，其特征在于，包括：
堆疊結(jié)構(gòu)，至少包含一個芯片；
電極，位于所述堆疊結(jié)構(gòu)的側(cè)表面，所述電極在所述芯片厚度方向的長度大于或等于所述芯片的厚度。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件還包括：
布線層，設(shè)于所述芯片上，其中，所述布線層設(shè)置有多個信號端，多個所述信號端通過所述布線層與所述電極電連接。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述堆疊結(jié)構(gòu)包括：
第一芯片；
第二芯片，設(shè)于所述第一芯片之上。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述第一芯片上設(shè)有第一布線層，所述第二芯片上設(shè)有第二布線層，所述第一布線層和所述第二布線層通過硅穿孔電連接。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，所述電極電連接于所述第一布線層、所述第二布線層中的一個或多個。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述芯片上設(shè)置有缺口，所述電極設(shè)置在所述缺口內(nèi)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件還包括：凸塊，設(shè)于所述電極的遠(yuǎn)離所述芯片的一面，所述凸塊突出于所述缺口。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，所述凸塊覆蓋所述電極以及所述電極與所述布線層的連接處。
9.一種封裝件，其特征在于，包括：
權(quán)利要求1～8任意一項(xiàng)所述的半導(dǎo)體器件；
封裝基板，設(shè)于所述堆疊結(jié)構(gòu)的側(cè)表面，并與所述電極電連接。
10.根據(jù)權(quán)利要求9所述的封裝件，其特征在于，所述封裝件還包括：
封裝膜，設(shè)于所述堆疊結(jié)構(gòu)的未設(shè)置所述封裝基板的表面。
11.一種半導(dǎo)體器件的制備方法，其特征在于，包括：
形成堆疊結(jié)構(gòu)，所述堆疊結(jié)構(gòu)至少包含一個芯片；
在所述堆疊結(jié)構(gòu)的側(cè)表面形成電極，所述電極在所述芯片厚度方向的長度大于或等于所述芯片的厚度。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制備方法，其特征在于，形成堆疊結(jié)構(gòu)前，所述半導(dǎo)體器件的制備方法還包括：
在所述芯片上形成布線層，所述布線層與后續(xù)形成的所述電極電連接。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制備方法，其特征在于，形成堆疊結(jié)構(gòu)，包括：
形成第一芯片；
在所述第一芯片之上形成第二芯片。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制備方法，其特征在于，所述第一芯片上設(shè)有第一布線層，所述第二芯片上設(shè)有第二布線層，在形成堆疊芯片結(jié)構(gòu)前，所述制備方法還包括：
在所述第一芯片上形成第一硅穿孔，所述第一硅穿孔電連接所述第一布線層和所述第二布線層。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制備方法，其特征在于，在形成所述第一硅穿孔的同時，在所述第二芯片的密封區(qū)形成第二硅穿孔。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件的制備方法，其特征在于，在所述堆疊結(jié)構(gòu)的側(cè)表面形成電極，包括：
去除部分所述密封區(qū)或去除部分所述密封區(qū)以及部分所述第二硅穿孔使所述第二硅穿孔暴露形成所述電極，所述電極位于所述堆疊結(jié)構(gòu)的側(cè)表面。
17.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制備方法，其特征在于，在形成所述電極后，所述制備方法還包括：
在所述電極的遠(yuǎn)離所述芯片的一面形成凸塊。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長鑫存儲技術(shù)有限公司，未經(jīng)長鑫存儲技術(shù)有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811434025.7/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
