[發明專利]DAC輸出信號初相位調節方法及多通道DAC同步方法

有效

• 申請號: 201811427207.1
• 申請日: 2018-11-27
• 公開（公告）號: CN109586724B
• 公開（公告）日: 2020-04-14
• 發明（設計）人: 楊夏;朱美珍
• 申請（專利權）人: 合肥本源量子計算科技有限責任公司
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種DAC輸出信號初相位調節方法及多通道DAC同步方法，涉及DAC技術領域，所述DAC的輸入端前順序連接采樣時鐘和延時芯片，所述方法包括：確定所述采樣時鐘的采樣頻率和所述DAC的輸出頻率；確定需要DAC輸出信號的初始相位值；根據所述采樣頻率、所述輸出頻率以及所述初始相位值確定所述延時芯片的第一調節值以及所述DAC的相位控制字的第二調節值；根據所述第一調節值調節所述延時芯片的延時步數，根據所述第二調節值調節DAC的相位控制字，本發明采用同時調節延時芯片步數和DAC的相位控制字的組合調節方式來調節DAC輸出信號的初相位，能夠避免僅采用一種方法，而導致無法同時滿足最大相位調節范圍和高精相位調節分辨率。

技術領域

本發明屬于DAC技術領域，特別是一種DAC輸出信號初相位調節方法及多通道DAC同步方法。

背景技術

在多通道DAC系統中，往往需要各個通道的DAC輸出信號相互之間具有精確的相位的關系，例如，在兩通道DAC系統中，往往要求兩個DAC通道輸出的相位差為0°(即對齊)、45°或90°，而控制的核心，就是通過控制各個DAC時鐘的輸出信號的初始相位值，來實現多個DAC輸出信號之間的相位的關系控制。

在同步技術，或者說單通道DAC輸出信號的初相位控制技術中，有兩個主要的技術指標，分別為“相位調節分辨率”和“相位調整范圍”，“相位調節分辨率”指的輸出信號的初相位的最小相位變化量，用角度單位表示；相位調節分辨率越小，說明在多通道DAC系統中，各通道相位關系誤差可以做到很小，也即越精準。“相位調整范圍”是指相位關系能夠變化的范圍，例如45°到180°，通常，“相位調整范圍”的最大值是0°到360°，表明在多通道DAC中，兩個DAC輸出信號的可以設置成任意關系。

在現有技術中存在兩種方法進行相位調節，一種是軟件調節方法，一種是延時調節方法。

軟件調節方法，是通過軟件調節相位控制字來進行相位調節，該方法在輸出信號頻率遠小于采樣頻率時是適用的，能夠保證相位調節分辨率和相位調節范圍，但是當輸出信號頻率接近采樣頻率時則不能同時保證相位調節分辨率和相位調節范圍，比如AWG(任意波形發生器)這種輸出信號需要從DC到1GHz帶寬的應用中，當采樣頻率為2GHz，輸出信號頻率為1GHz時，相位分辨率的值高達90°，這是非常低的分辨率。

延時調節方法，是在各個通道的DAC前接商用延時芯片。往往商用延時芯片的步數和時間分辨率都是固定的，例如采用商用延時芯片NB6L295，它的步數1000步，每步10ps，最大調節延時時間為10ns。在低頻輸出時，由于輸出信號周期非常大，例如輸出10MHz，輸出信號周期為100ns，10ns無法覆蓋100ns的輸出信號范圍，導致相位調節無法覆蓋0°到360°。

綜上，目前還沒有任何技術能夠使得在采樣頻率固定的情況下，輸出頻率在較寬范圍內，可以同時滿足輸出信號的初相位最大調節范圍在0°到360°之間，并且維持高精分辨率。

發明內容

本發明的目的是提供一種DAC輸出信號初相位調節方法，以解決現有技術中的不足，本發明采用組合調節方式能夠避免僅采用一種方法，而導致無法同時滿足最大相位調節范圍和高精分辨率。

本發明采用的技術方案如下：

一種DAC輸出信號初相位調節方法，所述DAC的輸入端順序電連接延時芯片和采樣時鐘，其中，所述延時芯片的延時調節時間范圍為[0,p]，延時總步數為N，所述方法包括：

確定所述采樣時鐘的采樣頻率和所述DAC的輸出頻率；

確定需要DAC輸出信號的初始相位值；

根據所述采樣頻率、所述輸出頻率以及所述初始相位值確定所述延時芯片的第一調節值以及所述DAC的相位控制字的第二調節值；

根據所述第一調節值調節所述延時芯片的延時步數，根據所述第二調節值調節DAC的相位控制字。