[發明專利]DAC輸出信號初相位調節方法及多通道DAC同步方法

有效

• 申請號: 201811427207.1
• 申請日: 2018-11-27
• 公開（公告）號: CN109586724B
• 公開（公告）日: 2020-04-14
• 發明（設計）人: 楊夏;朱美珍
• 申請（專利權）人: 合肥本源量子計算科技有限責任公司
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種DAC輸出信號初相位調節方法，所述DAC的輸入端順序電連接延時芯片和采樣時鐘，其中，所述延時芯片的延時調節時間范圍為[0,p]，延時總步數為N，其特征在于，所述方法包括：

確定所述采樣時鐘的采樣頻率和所述DAC輸出信號的輸出頻率；

確定需要DAC輸出信號的初始相位值；

根據所述采樣頻率、所述輸出頻率以及所述初始相位值確定實現所述輸出信號所需要的所述延時芯片的延時調節步數的第一調節值以及所述DAC的相位控制字的第二調節值，其中：

根據下式：

根據所述k值分別確定m值和n值，其中：所述m值為所述k值的整數部分，所述n值為所述k值的小數部分；

根據下式：

將所述m值確定為所述DAC相位控制字的第二調節值，將所述j值確定為所述延時芯片的第一調節值；

根據所述第一調節值調節所述延時芯片的延時步數，根據所述第二調節值調節DAC的相位控制字。

2.一種多通道DAC同步方法，所述多通道DAC的前端配置有采樣時鐘，所述多通道DAC中的每一通道中的所述DAC前均電連接延時芯片，其中，所述延時芯片的延時調節時間范圍為[0,p]，延時總步數為N，其特征在于，所述方法包括：

確定所述采樣時鐘的采樣頻率和所述DAC輸出信號的輸出頻率；

確定需要各路所述DAC通道中的所述DAC輸出信號的初始相位值；

根據所述采樣頻率、所述輸出頻率以及各路所述初始相位值分別確定各路所述DAC通道中實現對應所述輸出信號所需要的所述延時芯片的延時調節步數的第一調節值以及所述DAC的相位控制字的第二調節值；其中：

根據下式：

根據各路所述k值分別確定各路m值和n值，其中：各路所述m值為各路k值的整數部分，各路所述n值為各路所述k值的小數部分；

根據下式：

將各路所述m值分別確定為各路所述DAC相位控制字的第二調節值，將各路所述j值確定為所述延時芯片的第一調節值；

根據各路所述DAC通道中的所述第一調節值分別調節各路所述DAC通道中的所述延時芯片的延時步數，根據各路所述DAC通道中的所述第二調節值分別調節各路所述DAC通道中所述DAC的相位控制字。

3.一種多通道DAC同步方法，所述多通道DAC的前端配置有采樣時鐘，所述多通道DAC中的每一通道中的所述DAC前均電連接延時芯片，其中，所述延時芯片的延時調節時間范圍為[0,p]，延時總步數為N，其特征在于，所述方法包括：

確定所述采樣時鐘的采樣頻率和所述DAC的輸出頻率；

確定需要各路所述DAC通道中的所述DAC輸出信號的初始相位值；

根據所述延時芯片最大延時調節時間和所述采樣時鐘的采樣頻率確定第一閾值；

根據所述DAC的輸出信號相位調節分辨率預設值確定第二閾值；

若所述采樣頻率和所述輸出頻率的比值小于所述第一閾值，則采用只通過調節延時芯片的延時調節步數調節相位的方法分別調節各路所述DAC通道中所述DAC輸出信號的初始相位值；

若所述采樣頻率和所述輸出頻率的比值大于所述第一閾值，則采用只通過調節DAC的相位控制字調節相位的方法分別調節各路所述DAC通道中所述DAC輸出信號的初始相位值；

若所述采樣頻率和所述輸出頻率的比值在所述第一閾值和所述第二閾值之間，則根據所述采樣頻率、所述輸出頻率以及各路所述初始相位值分別確定各路所述DAC通道中實現對應所述輸出信號所需要的所述延時芯片的延時調節步數的第一調節值以及所述DAC的相位控制字的第二調節值，并根據各路所述DAC通道中的所述第一調節值分別調節各路所述DAC通道中的所述延時芯片的延時步數，根據各路所述DAC通道中的所述第二調節值分別調節各路所述DAC通道中所述DAC的相位控制字，其中：

根據下式：

根據各路所述k值分別確定各路m值和n值，其中：各路所述m值為各路k值的整數部分，各路所述n值為各路所述k值的小數部分；

根據下式：

將各路所述m值分別確定為各路所述DAC相位控制字的第二調節值，將各路所述j值確定為所述延時芯片的第一調節值。