[發(fā)明專利]一種DDR3控制系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201811426464.3
• 申請日: 2018-11-27
• 公開（公告）號: CN109582615B
• 公開（公告）日: 2022-04-12
• 發(fā)明（設計）人: 車浩軍;吳志強;楊才明;陳建平;金乃正;金軍;朱瑪;陶濤;李勇;張琦;李康毅;崔泓;周劍峰;謝永海
• 申請（專利權）人: 浙江雙成電氣有限公司;紹興建元電力集團有限公司;國網(wǎng)浙江省電力有限公司紹興供電公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 杭州華鼎知識產(chǎn)權代理事務所(普通合伙) 33217
• 代理人: 項軍

本發(fā)明公開了本發(fā)明一種DDR3控制系統(tǒng)，包括DDR3控制器，所述控制器通過PHY模塊連接至DDR3存儲器，所述PHY模塊輸出串行化命令給所述DDR3存儲器，所述DDR3存儲器的操作命令包括ACTIVATE激活命令、READ讀取命令、WRITE寫入命令、NOP空操作命令、PRECHARGE預充電命令和REFRESH刷新命令，其中，如圖1中虛線框所示，所述DDR3控制器包括命令仲裁模塊、命令解析模塊以及PHY接口模塊，所述命令仲裁模塊用于仲裁用戶讀寫DDR3存儲器的請求以及定時刷新DDR3的請求，并生成新的命令，所述命令解析模塊接收所述命令仲裁模塊輸出的命令，所述命令解析模塊計算出當前執(zhí)行命令的種類以及對應時標并按時標方式組織形成執(zhí)行命令，所述PHY接口將所述執(zhí)行命令適配成PHY模塊需要的命令形式。確保工作的可靠節(jié)約資源。

技術領域

本發(fā)明涉及芯片存儲設計技術領域，特別是一種DDR3控制系統(tǒng)。

背景技術

隨著半導體技術的發(fā)展，存儲器技術也得到飛速發(fā)展，其中DDR3內存顆粒以其大容量、高速、運行穩(wěn)定等優(yōu)點成為目前存儲器的主流。DDR3內存顆粒增加了許多新的技術。例如：引入飛躍(FLY_BY)的拓撲結構，提高信號的完整性；提供寫入均衡(Write Leveling)和讀取均衡(Read Leveling)機制，用以補償FLY_BY結構帶來的數(shù)據(jù)、時鐘信號和選通信號之間的偏斜；增加ZQ校準引腳校準片內終結電阻(ODT)和輸出驅動器。

DDR3控制器主要完成對DDR3內存顆粒的數(shù)據(jù)讀寫，包括DDR3控制器和DDR3物理層(PHY)兩部分。通常采用基于FPGA的DDR3控制器進行，但是在此過程中，軟核實現(xiàn)時使用LUT邏輯資源較多。

發(fā)明內容

本發(fā)明所要達到的目的就是提供一種DDR3控制系統(tǒng)，確保工作的可靠穩(wěn)定性，又易于滿足邏輯電路的時序約束要求，節(jié)約資源。

為了達到上述目的，本發(fā)明采用如下技術方案：一種DDR3控制系統(tǒng)，包括DDR3控制器，所述控制器通過PHY模塊連接至DDR3存儲器，所述PHY模塊輸出串行化命令給所述DDR3存儲器，所述DDR3存儲器的操作命令包括ACTIVATE激活命令、READ讀取命令、WRITE寫入命令、NOP空操作命令、PRECHARGE預充電命令和REFRESH刷新命令，其中，所述DDR3控制器包括命令仲裁模塊、命令解析模塊以及PHY接口模塊，所述命令仲裁模塊用于仲裁用戶讀寫DDR3存儲器的請求以及定時刷新DDR3的請求，并生成新的命令，所述命令解析模塊接收所述命令仲裁模塊輸出的命令，所述命令解析模塊計算出當前執(zhí)行命令的種類以及對應時標并按時標方式組織形成執(zhí)行命令，所述PHY接口將所述執(zhí)行命令適配成PHY模塊需要的命令形式。

進一步的，所述命令仲裁模塊生成新的命令中包括4比特的指示信號，所述4比特的指示信號為ACT指示信號、PRE指示信號、REF指示信號以及R/W指示信號。

進一步的，ACT指示信號為1，表示當前讀寫命令含有ACTIVATE激活命令，否則，REF指示信號為1，表示當前命令為REFRESH刷新命令，否則當前命令為不含ACTIVATE激活命令的讀寫命令，PRE指示信號用于指示當前的讀寫命令是否需要帶AUTO-PRECHARGE，R/W指示信號指示高讀低寫。

進一步的，所述指示信號產(chǎn)生的規(guī)則為：ACT指示信號：當前命令為REFRESH刷新命令或者當前讀寫命令帶有AUTO-PRECHARGE時，下一個讀寫命令必須帶有激活命令，即下一個讀寫命令中ACT指示信號置高；PRE指示信號：當前命令為刷新命令或者下一個讀寫命令非同一BANK存儲的同一行或者后續(xù)沒有讀寫命令，則PRE指示信號置高；REF指示信號：當前仲裁的是刷新命令請求時，則REF指示信號置高；R/W指示信號：直接使用當前命令的讀寫指示。

進一步的，所述命令仲裁模塊生成新的命令中還包括ADDR_DATA、BANK、ROW和COL信號，ADDR_DATA表示寫入DDR3存儲器的數(shù)據(jù)的讀地址，BANK、ROW和COL為DDR3存儲器的地址。