[發(fā)明專利]用于阻性存儲單元的測試結(jié)構(gòu)及耐久性測試方法

有效

• 申請?zhí)枺?/td>: 201811424807.2
• 申請日: 2018-11-27
• 公開（公告）號: CN111223518B
• 公開（公告）日: 2021-08-20
• 發(fā)明（設(shè)計(jì)）人: 何世坤;楊曉蕾;竹敏;任云翔
• 申請（專利權(quán)）人: 中電海康集團(tuán)有限公司;浙江馳拓科技有限公司
• 主分類號: G11C29/50
• 分類號: G11C29/50
• 代理公司: 北京蘭亭信通知識產(chǎn)權(quán)代理有限公司 11667
• 代理人: 趙永剛

本發(fā)明提供一種用于阻性存儲單元的測試結(jié)構(gòu)及耐久性測試方法。所述測試結(jié)構(gòu)包括：多個待測阻性存儲單元，每個待測阻性存儲單元分別連接有一個可控開關(guān)器件，每個待測阻性存儲單元的第一連接端接于一點(diǎn)，共同連接至第一測試電極，每個待測阻性存儲單元的第二連接端分別連接至對應(yīng)的可控開關(guān)器件的第一連接端，每個可控開關(guān)器件的第二連接端接于一點(diǎn)，共同連接至第二測試電極，每個可控開關(guān)器件的控制端分別連接至各自的控制信號電極，其中，第一測試電極和第二測試電極用于輸入讀寫信號，各控制信號電極用于輸入可控開關(guān)器件的控制信號。本發(fā)明能夠節(jié)省版圖面積，提高測試效率，節(jié)省測試時間。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種用于阻性存儲單元的測試結(jié)構(gòu)及耐久性測試方法。

背景技術(shù)

近年來磁性隨機(jī)存儲器MRAM由于其優(yōu)異的特性取得了迅速發(fā)展。MRAM作為一種可讀寫存儲器件，對于讀寫次數(shù)有著較高要求，因此其耐久性測試(Endurance test)顯得尤為重要。在研發(fā)階段為了得到器件的耐久性測試分布情況，確保量產(chǎn)階段產(chǎn)品的可靠性，測試樣本的選取會較多。基于可靠性測試樣本選擇理論，為了保證可信度，樣本數(shù)至少上百。

目前對多樣本的耐久性測試，我們一般會逐個對樣本進(jìn)行測試，然后對測試數(shù)據(jù)進(jìn)行可靠性分析。而一個樣本就需要引入兩個測試Pad，因此現(xiàn)有的測試結(jié)構(gòu)會占用較大的版圖面積。另外，一個樣本的耐久性測試若達(dá)到10^10次，測試時間即為3h，因此現(xiàn)有的多樣本耐久性測試花費(fèi)的時間會非常地長。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明提供一種用于阻性存儲單元的測試結(jié)構(gòu)及耐久性測試方法，能夠節(jié)省版圖面積，提高測試效率，節(jié)省測試時間。

第一方面，本發(fā)明提供一種用于阻性存儲單元的測試結(jié)構(gòu)，包括：多個待測阻性存儲單元，每個待測阻性存儲單元分別連接有一個可控開關(guān)器件，每個待測阻性存儲單元的第一連接端接于一點(diǎn)，共同連接至第一測試電極，每個待測阻性存儲單元的第二連接端分別連接至對應(yīng)的可控開關(guān)器件的第一連接端，每個可控開關(guān)器件的第二連接端接于一點(diǎn)，共同連接至第二測試電極，每個可控開關(guān)器件的控制端分別連接至各自的控制信號電極，其中，第一測試電極和第二測試電極用于輸入讀寫信號，各控制信號電極用于輸入可控開關(guān)器件的控制信號。

可選地，所述第一測試電極和所述第二測試電極采用GS電極結(jié)構(gòu)，或者，所述測試結(jié)構(gòu)還包括第三測試電極，與所述第一測試電極、所述第二測試電極一起構(gòu)成GSG電極結(jié)構(gòu)，所述第二測試電極和所述第三測試電極接地，所述第一測試電極輸入脈沖信號。

可選地，所述可控開關(guān)器件為電壓控制開關(guān)器件，且不同待測阻性存儲單元所連接的可控開關(guān)器件具有相同或者相反的開關(guān)特性。

可選地，所述可控開關(guān)器件為N/PMOS管、BJT或者IGBT。

可選地，所述多個待測阻性存儲單元為偶數(shù)個，且每兩個為一組，每組內(nèi)的兩個待測阻性存儲單元所連接的可控開關(guān)器件具有相反的開關(guān)特性。

可選地，所述阻性存儲單元為磁隧道結(jié)MTJ。

第二方面，本發(fā)明提供一種基于上述測試結(jié)構(gòu)的耐久性測試方法，包括：

1)對各控制信號電極依次施加電壓，測量測試結(jié)構(gòu)中各待測阻性存儲單元的阻值，對阻值正常的待測阻性存儲單元進(jìn)行標(biāo)記，得到樣本序列；

2)對樣本序列對應(yīng)的控制信號電極同時施加電壓，測量樣本序列全部待測阻性存儲單元的起始并聯(lián)阻值；

3)保持對樣本序列對應(yīng)的控制信號電極同時施加電壓，重復(fù)執(zhí)行以下過程：在第一測試電極和第二測試電極之間施加特定激勵信號，測量樣本序列全部待測阻性存儲單元的并聯(lián)阻值，直至得到的并聯(lián)阻值與起始并聯(lián)阻值的差值大于設(shè)定閾值，記錄激勵信號施加次數(shù)；