[發明專利]包括Z²-FET型存儲器單元的存儲器陣列在審

申請號：	201811420459.1	申請日：	2018-11-26
公開（公告）號：	CN109994485A	公開（公告）日：	2019-07-09
發明（設計）人：	H·埃爾迪拉尼;T·貝德卡爾拉茨;P·加利	申請（專利權）人：	意法半導體有限公司
主分類號：	H01L27/11568	分類號：	H01L27/11568
代理公司：	北京市金杜律師事務所 11256	代理人：	王茂華
地址：	法國***	國省代碼：	法國;FR
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	存儲器單元存儲器陣列選擇晶體管第一導電類型共用源極區共用漏極第一區溝道區漏極區同一列共享
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本公開的實施例涉及包括Z²?FET型存儲器單元的存儲器陣列。存儲器陣列包括以行和列布置的Z²?FET型存儲器單元，其中每個存儲器單元包括MOS型選擇晶體管和與選擇晶體管的第一導電類型的漏極區共用地共享的第一導電類型的第一區。存儲器陣列的同一列的選擇晶體管具有共用漏極區、共用源極區和共用溝道區。

相關申請的交叉引用

本申請要求于2017年11月28日提交的法國專利申請No.1761279的優先權，其內容在法律可允許的最大范圍內通過引用整體并入本文。

技術領域

本公開涉及包括Z²-FET型存儲器單元的存儲器陣列。

背景技術

圖1是示意性地示出Z²-FET型存儲器單元并且更具體地是N型Z²-FET存儲器單元PM_N的橫截面圖。這種存儲器單元PM_N例如在2013年Solid-State Electronics第84卷第147至154頁的Jing Wan等人的“Progress in Z²-FET 1T-DRAM:Retention time,writingmodes,selective array operation,and dual bit storage”中被描述(通過引用并入)。

存儲器單元PM_N形成在SOI(“絕緣體上硅”)結構內部和頂部上，該SOI結構包括例如由硅制成的半導體層1，半導體層1位于被稱為BOX(用于“埋入氧化物”)的絕緣層3上，絕緣層3本身位于例如由硅制成的半導體支撐件5上。半導體支撐件5可以用作存儲器單元PM_N的背柵BG_N。有源區域被界定在層1中，并且包括通過中間區11而隔開的陽極區A_N和陰極區K_N(或陽極A_N和陰極K_N)。陽極區A_N是重P型摻雜(P+)的并且位于圖1的左手側。陰極區K_N是重N型摻雜(N+)的并且位于圖1的右手側。中間區11是輕P型摻雜(P-)的并且位于陽極區A_N與陰極區K_N之間。絕緣柵極形成在層11的在陽極區7側的一部分上。絕緣柵極包括由多晶硅制成的稱為前柵FG_N的柵極層FG_N和位于層11的部分上的絕緣層15。

無論N型Z²-FET存儲器單元PM_N的操作模式如何，負偏置電壓被施加到背柵BG_N，并且參考電壓(例如，接地)被施加到陰極K_N。當存儲器單元處于等待狀態時，低態電壓被施加到陽極A_N，并且高態電壓被施加到前柵FG_N。為了從存儲器單元讀取或向存儲器單元中寫入“1”或“0”，控制電壓以脈沖的形式被施加到陽極A_N和前柵FG_N。為了向存儲器單元中寫入“1”，上升沿被施加到陽極A_N并且下降沿被施加到前柵FG_N，這導致在存儲器單元的前柵FG_N下方吸引電子。然后存儲器單元處于低阻抗狀態。為了寫入“0”，通過向前柵FG_N施加下降沿并且向陽極A_N施加處于低態的電壓來從前柵FG_N排出電子。然后存儲器單元處于高阻抗狀態。為了從存儲器單元讀取，其阻抗通過將前柵FG_N的電壓保持在高電壓并且向陽極A_N施加上升沿來確定。在上述Wan文章中更詳細地描述了控制電壓的值和存儲器單元的操作。Wan文章還指出了Z²-FET存儲器單元例如用于動態隨機存取存儲器中。