[發明專利]一種智能變電站的數據處理方法

在審

• 申請號: 201811417899.1
• 申請日: 2018-11-26
• 公開（公告）號: CN109254221A
• 公開（公告）日: 2019-01-22
• 發明（設計）人: 陳浩敏;袁智勇;陳波;蔣愈勇;王建邦;談贏杰;席禹;楊占杰
• 申請（專利權）人: 南方電網科學研究院有限責任公司;中國南方電網有限責任公司
• 主分類號: G01R31/00
• 分類號: G01R31/00;G01R19/25
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

本發明公開了一種智能變電站的數據處理方法，包括通過FPGA輔助處理器接收多路采樣數據并對所述采樣數據進行有效性校驗處理，且當所述采樣數據校驗有效時對所述采樣數據進行排序及采樣時刻同步處理；以及進行邏輯判別處理；其中，所述采樣數據包括兩路采樣電流，一路測量電流以及一路測量電壓；通過ARM主處理器將所述FPGA輔助處理器處理完成的數據發送至相關的變電設備。該數據處理方法充分利用FPGA輔助處理器豐富的I/O接口與快速的并行處理速度以及ARM主處理器高效的數據處理能力，具有較快的運算速度，可有效減少信號處理時長，提高信號傳輸時效性。

技術領域

本發明涉及智能變電站領域，特別涉及一種智能變電站的數據處理方法。

背景技術

智能變電站采用智能設備實現全站信息數字化、通信平臺網絡化以及信息共享標準化，是智能電網的關鍵節點。合并單元是智能變電站的基礎支撐設備，用于實現電力系統電流電壓的信息數字化。現有合并單元采用單處理器完成各項運算及通信，在信號處理與傳輸過程造成較長的延時，對信號傳輸的時效性造成不良影響。另外，與常規變電站相比，智能變電站的保護裝置等相關設備的缺陷率較高，尤其以合并單元最多，其所占比例過半，嚴重影響智能變電站的正常運行。

因此，如何提高合并單元的運算速度，減少信號處理時長，提高信號傳輸時效性是本領域技術人員亟待解決的技術問題。

發明內容

本發明的目的是提供一種智能變電站的數據處理方法，可有效提高合并單元的運算速度，能夠減少信號處理時長，提高信號傳輸時效性。

為解決上述技術問題，本發明提供了一種智能變電站的數據處理方法，包括：

通過FPGA輔助處理器接收多路采樣數據并對所述采樣數據進行有效性校驗處理，且當所述采樣數據校驗有效時對所述采樣數據進行排序及采樣時刻同步處理；以及進行邏輯判別處理；其中，所述采樣數據包括兩路采樣電流，一路測量電流以及一路測量電壓；

通過ARM主處理器將所述FPGA輔助處理器處理完成的數據發送至相關的變電設備。

可選的，通過所述FPGA輔助處理器對所述采樣電流進行有效性校驗，包括：

將所述兩路采樣電流做差得到電流差值；

比較所述電流差值與預設閾值的大小；

若所述電流差值小于所述預設閾值，則所述采樣電流有效。

可選的，還包括：

若所述采樣電流校驗無效的次數達到預設值，所述FPGA輔助處理器則將對應的遠端設備的狀態標識為工作異常。

可選的，所述FPGA輔助處理器對所述采樣數據進行排序，包括：

依照預設順序將所述采樣數據寫入FIFO隊列，并設置相關標志位。

可選的，還包括：

若在預設等待時間內未接收到一路或多路所述采樣數據，所述FPGA處理器則將所述FIFO隊列中對應的所述采樣數據寫為零。

可選的，所述FPGA輔助處理器對所述采樣數據進行采樣時刻同步處理，包括：

接收同步信號，通過差值算法將不同采集器發送的所述采樣數據同步至相同的采樣時刻；

接收不同合并單元的各采集器發送的所述采樣數據，并在判斷所述采樣數據的起始幀正確時生成對應的時標；當完成采樣數據接收后，將所述采樣數據及所述時標發送至所述ARM主處理器，以使所述ARM主處理器根據所述時標得到采樣延時并根據所述采樣延時，通過相位補償實現采樣時刻同步。

可選的，還包括：