[發(fā)明專利]一種智能變電站的數(shù)據(jù)處理方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201811417899.1
• 申請(qǐng)日: 2018-11-26
• 公開(kāi)（公告）號(hào): CN109254221A
• 公開(kāi)（公告）日: 2019-01-22
• 發(fā)明（設(shè)計(jì)）人: 陳浩敏;袁智勇;陳波;蔣愈勇;王建邦;談贏杰;席禹;楊占杰
• 申請(qǐng)（專利權(quán)）人: 南方電網(wǎng)科學(xué)研究院有限責(zé)任公司;中國(guó)南方電網(wǎng)有限責(zé)任公司
• 主分類號(hào): G01R31/00
• 分類號(hào): G01R31/00;G01R19/25
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

1.一種智能變電站的數(shù)據(jù)處理方法，其特征在于，包括：

通過(guò)FPGA輔助處理器接收多路采樣數(shù)據(jù)并對(duì)所述采樣數(shù)據(jù)進(jìn)行有效性校驗(yàn)處理，且當(dāng)所述采樣數(shù)據(jù)校驗(yàn)有效時(shí)對(duì)所述采樣數(shù)據(jù)進(jìn)行排序及采樣時(shí)刻同步處理；以及進(jìn)行邏輯判別處理；其中，所述采樣數(shù)據(jù)包括兩路采樣電流，一路測(cè)量電流以及一路測(cè)量電壓；

通過(guò)ARM主處理器將所述FPGA輔助處理器處理完成的數(shù)據(jù)發(fā)送至相關(guān)的變電設(shè)備。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理方法，其特征在于，通過(guò)所述FPGA輔助處理器對(duì)所述采樣電流進(jìn)行有效性校驗(yàn)，包括：

將所述兩路采樣電流做差得到電流差值；

比較所述電流差值與預(yù)設(shè)閾值的大小；

若所述電流差值小于所述預(yù)設(shè)閾值，則所述采樣電流有效。

3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理方法，其特征在于，還包括：

若所述采樣電流校驗(yàn)無(wú)效的次數(shù)達(dá)到預(yù)設(shè)值，所述FPGA輔助處理器則將對(duì)應(yīng)的遠(yuǎn)端設(shè)備的狀態(tài)標(biāo)識(shí)為工作異常。

4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)處理方法，其特征在于，所述FPGA輔助處理器對(duì)所述采樣數(shù)據(jù)進(jìn)行排序，包括：

依照預(yù)設(shè)順序?qū)⑺霾蓸訑?shù)據(jù)寫(xiě)入FIFO隊(duì)列，并設(shè)置相關(guān)標(biāo)志位。

5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)處理方法，其特征在于，還包括：

若在預(yù)設(shè)等待時(shí)間內(nèi)未接收到一路或多路所述采樣數(shù)據(jù)，所述FPGA處理器則將所述FIFO隊(duì)列中對(duì)應(yīng)的所述采樣數(shù)據(jù)寫(xiě)為零。

6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)處理方法，其特征在于，所述FPGA輔助處理器對(duì)所述采樣數(shù)據(jù)進(jìn)行采樣時(shí)刻同步處理，包括：

接收同步信號(hào)，通過(guò)差值算法將不同采集器發(fā)送的所述采樣數(shù)據(jù)同步至相同的采樣時(shí)刻；

接收不同合并單元的各采集器發(fā)送的所述采樣數(shù)據(jù)，并在判斷所述采樣數(shù)據(jù)的起始幀正確時(shí)生成對(duì)應(yīng)的時(shí)標(biāo)；當(dāng)完成采樣數(shù)據(jù)接收后，將所述采樣數(shù)據(jù)及所述時(shí)標(biāo)發(fā)送至所述ARM主處理器，以使所述ARM主處理器根據(jù)所述時(shí)標(biāo)得到采樣延時(shí)并根據(jù)所述采樣延時(shí)，通過(guò)相位補(bǔ)償實(shí)現(xiàn)采樣時(shí)刻同步。

7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)處理方法，其特征在于，還包括：

若所述同步信號(hào)失效，所述FPGA輔助處理器則啟動(dòng)內(nèi)部晶振分頻產(chǎn)生同步脈沖，并發(fā)送報(bào)警信號(hào)至二次設(shè)備。

8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)處理方法，其特征在于，所述FPGA輔助處理器進(jìn)行邏輯判別，包括：

通過(guò)過(guò)程總線獲取相關(guān)設(shè)備的GOOSE信息；

分析所述GOOSE信息，根據(jù)預(yù)設(shè)邏輯判別機(jī)制進(jìn)行電壓并列與切換。