[發明專利]一種高速串行計算機擴展總線標準接口傳輸方法

在審

• 申請號: 201811399065.2
• 申請日: 2018-11-22
• 公開（公告）號: CN109542825A
• 公開（公告）日: 2019-03-29
• 發明（設計）人: 趙艷杰;安永兵;李昕;姬峰寬
• 申請（專利權）人: 北京遙感設備研究所
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/40
• 代理公司: 中國航天科工集團公司專利中心 11024
• 代理人: 葛鵬

本發明公開了一種高速串行計算機擴展總線標準接口傳輸方法，用于兩片數字信號處理芯片(DSP)之間，包括：步驟1，建立傳輸系統；步驟2，啟動高速串行計算機總線標準(PCIE)的電源/時鐘；步驟3，設置根復合體模式或者終結點模式為高速串行計算機總線標準(PCIE)的操作模式并配置串行/解串寄存器(SERDE)；步驟4，配置基地址存儲器(Base Address Register)的大小；步驟5，設置出口或入口寄存器；步驟6，建立傳輸鏈路連接。本發明克服了現有的兩片數字信號處理之間通信通過一片數字信號處理傳現場可編程門陣列(FPGA)，現場可編程門陣列(FPGA)傳另一片數字信號處理迂回通信的問題。

技術領域

本發明涉及一種兩片數字信號處理芯片(DSP)之間傳輸方法，特別是一種用于兩片數字信號處理芯片(DSP)之間的高速串行計算機總線標準(PCIE)的接口傳輸方法。

背景技術

高速串行計算機總線標準(PCIE)有著許多明顯的優勢，處理器的獨立性、總線主控、帶緩沖的隔離以及真正的即插即用這些特點是其中最重要的。第一代和第二代輸入輸出(IO)總線都是并行數據傳輸總線，總線包含多條地址線、數據線和控制線，總線上可下掛多個外圍設備。因為這些外圍設備都是下掛在系統的同一個總線下的，因此總線的數據帶寬也被這些外圍設備所共享。隨著技術的發展，系統總線上所連接的設備速度越來越高，為了實現日益增加的總線帶寬，總線時鐘的頻率頁必須隨之變高。但是考慮到總線的完整性要求，當總線上外掛的設備越多時，其頻率就越低，如此一來又對總線的時鐘頻率進行了制約。為了解決這個問題，提出了高速串行計算機總線標準(PCIE)技術，高速串行計算機總線標準(PCIE)采用了串行數據傳輸和點到點的互連技術，各個設備并不會共享總線帶寬，如此一來便極大地提高了數據帶寬。

高速串行計算機總線標準(PCIE)具有串行差分傳輸、點到點互連、帶寬靈活、軟件和PCI兼容的特點，極大地提高了數據帶寬。

發明內容

為了解決上述技術問題或者之一，本發明提供了用于兩片數字信號處理芯片之間的一種高速串行計算機擴展總線標準接口傳輸方法，包括：

步驟1，建立傳輸系統；

步驟2，啟動高速串行計算機總線標準(PCIE)的電源/時鐘；

步驟3，設置根復合體模式或者終結點模式為高速串行計算機總線標準(PCIE)的操作模式并配置串行/解串寄存器(SERDE)；

步驟4，配置基地址存儲器(Base Address Register)的大小；

步驟5，設置出口或入口寄存器；

步驟6，建立傳輸鏈路連接；

所述步驟1中高速串行計算機總線標準接口支持根控制器，和終端兩種模式，所述高速串行計算機總線標準接口支持2.5Gbps和5.0Gbps兩種傳輸速率，所述高速串行計算機總線標準接口只能作為1個1x或2x端口使用。

優選地，所述兩片數字信號處理芯片之間的高速串行計算機總線標準傳輸方法使用了根控制器和終端兩種模式分別作為發送端和接收端，使用2x的通道和2.5Gbps傳輸速率。

優選地，所述傳輸系統包括：發送端和接收端，所述發送端和所述接收端分別有五個步驟完成配置：

步驟一，啟動高速串行計算機總線標準模塊的電源/時鐘；

步驟二，設置根復合體模式或者終結點模式為高速串行計算機總線標準(PCIE)的操作模式并配置串行/解串寄存器(SERDE)；

步驟三，配置基地址存儲器(Base Address Register)的大小；

步驟四，設置出口或入口寄存器；

步驟五，建立傳輸鏈路連接。