[發明專利]一種面向CPU-FPGA異構多核系統的數據分配方法有效
| 申請號： | 201811398237.4 | 申請日： | 2018-11-22 |
| 公開（公告）號： | CN109471732B | 公開（公告）日： | 2021-06-01 |
| 發明（設計）人： | 鞠雷;榮雅潔;李世清 | 申請（專利權）人： | 山東大學 |
| 主分類號： | G06F9/50 | 分類號： | G06F9/50 |
| 代理公司： | 濟南圣達知識產權代理有限公司 37221 | 代理人： | 黃海麗 |
| 地址： | 250101 山東*** | 國省代碼： | 山東;37 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 面向 cpu fpga 多核 系統 數據 分配 方法 | ||
1.一種面向CPU-FPGA異構多核系統的數據分配方法，其特征是，包括：
將源代碼通過Clang前端編譯成低級虛擬機LLVM的中間碼；
用低級虛擬機LLVM執行低級虛擬機LLVM的中間碼，并接收輸入數據，從而獲取數據訪問的軌跡和指令軌跡；
通過指令軌跡生成動態數據依賴圖DDDG，以表示FPGA內核的控制流和數據流；
將獲得的數據訪問軌跡送入緩存模擬器Cache Simulator，獲取緩存沖突圖CCG；
構建整數線性規劃公式，根據動態數據依賴圖DDDG和緩存沖突圖CCG，對整數線性規劃公式進行求解，得到最優的數據分配方案。
2.如權利要求1所述的方法，其特征是，所述獲取數據訪問的軌跡和指令軌跡，使用llvm：：Pass模塊以獲得數據訪問的軌跡和指令跟蹤。
3.如權利要求1所述的方法，其特征是，構建整數線性規劃公式，根據動態數據依賴圖DDDG和緩存沖突圖CCG，對整數線性規劃公式進行求解，得到最優的數據分配方案的具體步驟為：
假設總的執行時間Ttotal估計為：
其中，B是所有基本塊的集合，是基本塊bbi的執行次數，表示基本塊的執行時間，是指基本塊中端口干擾的時間開銷變量，Tcache是表示的總的緩存干擾所花費的時間；
在BRAM容量限制下，最小化總的執行時間Ttotal：
其中，in_bram(ai)表示是否將數組ai分配給BRAM；N是內核中數組的總數，size(ai)是數組ai的大小，sizebram是BRAM總容量的大小；
整數線性規劃公式ILP的求解結果即為最優的數據分配方案；
其中，in_bram(ai)＝1表示數組ai分配給BRAM；in_bram(ai)＝0表示數組ai未分配給BRAM；
假設每個數組都從一個固定的端口訪問，則有
其中，in_acp(ai)表示數組ai是否存在DDR中并通過ACP端口訪問，in-hp[k](ai)表示數組ai是否存在DDR中并通過HP端口訪問。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于山東大學，未經山東大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811398237.4/1.html，轉載請聲明來源鉆瓜專利網。
