[發明專利]一種自適應LDO電路

有效

• 申請號: 201811397485.7
• 申請日: 2018-11-22
• 公開（公告）號: CN109240405B
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 李勃;錢永學;葉曉斌;王鑫;孟浩;黃鑫
• 申請（專利權）人: 北京昂瑞微電子技術有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

1.一種自適應LDO電路，其特征在于，包括：主體電路、檢測電路和補償電路，其中，

所述主體電路用于根據基準電壓，對輸入電壓進行調節，獲得輸出電壓；

所述檢測電路用于檢測所述主體電路的負載電流，并根據所述負載電流得到補償電流信息；

所述補償電路用于根據所述補償電流信息對所述主體電路的零極點和環路帶寬進行調節，以保證環路的穩定性，所述零極點包括主極點、第一次主極點和第二次主極點；

其中，所述主體電路包括：差分放大器、緩沖器、分壓器和功率管；

所述差分放大器包括：第一PMOS管MP1、第二P型MOS管MP2、第三P型MOS管MP3、第四P型MOS管MP4、第一N型MOS管MN1和第二N型MOS管MN2；

所述緩沖器包括：第五P型MOS管MP5和第六P型MOS管MP6；

所述分壓器包括：第八P型MOS管MP8、第九P型MOS管MP9、第十P型MOS管MP10和第十一P型MOS管MP11；

所述功率管包括：第七P型MOS管MP7；

其中，所述第一P型MOS管MP1的柵極和漏極接電流源，源極與電源相連；

所述第二P型MOS管MP2的柵極和所述第五P型MOS管MP5的柵極均與所述第一P型MOS管MP1的柵極相連，所述第二P型MOS管MP2的源極和所述第五P型MOS管MP5的源極均與所述電源相連，所述第二P型MOS管MP2的漏極與所述第三P型MOS管MP3的源極以及所述第四P型MOS管MP4的源極相連，所述第五P型MOS管MP5的漏極與所述第六P型MOS管MP6的源極以及所述第七P型MOS管MP7的柵極相連；

所述第三P型MOS管MP3的柵極與所述第九P型MOS管MP9的柵極和漏極相連，所述第三P型MOS管MP3的漏極與所述第一N型MOS管MN1的漏極、柵極以及所述第二N型MOS管MN2的柵極相連；

所述第四P型MOS管MP4的柵極連接所述基準電壓，漏極與所述第二N型MOS管MN2的漏極同時與所述第六P型MOS管MP6的柵極相連；

所述第一N型MOS管MN1的源極、所述第二N型MOS管MN2的源極和所述第六P型MOS管MP6的漏極均接地；

所述第七P型MOS管MP7的源極與所述電源相連，漏極與所述第八P型MOS管MP8的源極相連；

所述第八P型MOS管MP8的柵極和漏極同時與所述第九P型MOS管MP9的源極相連；

所述第九P型MOS管MP9的柵極和漏極同時與所述第十P型MOS管MP10的源極相連；

所述第十P型MOS管MP10的漏極與所述第十一P型MOS管MP11的源極相連，所述第十P型MOS管MP10的柵極和所述第十一P型MOS管MP11的柵極、漏極均接地；

或者，所述差分放大器包括：第一PMOS管MP1、第二P型MOS管MP2、第十八P型MOS管MP18、第十九P型MOS管MP19、第二十P型MOS管MP20、第二十一P型MOS管MP21、第二十二P型MOS管MP22、第一N型MOS管MN1、第二N型MOS管MN2、第六N型MOS管MN6、第七N型MOS管MN7、第八N型MOS管MN8和第九N型MOS管MN9；

所述緩沖器包括：第五P型MOS管MP5和第六P型MOS管MP6；

所述分壓器包括：第一電阻R1和第二電阻R2；

所述功率管包括：第七P型MOS管MP7；

其中，所述第一P型MOS管MP1的柵極和漏極接電流源，源極與電源相連；

所述第二P型MOS管MP2的柵極、所述第十八P型MOS管MP18的柵極與所述第一P型MOS管MP1的柵極以及所述第五P型MOS管MP5的柵極相連，所述第二P型MOS管MP2的源極、所述第五P型MOS管MP5的源極、所述第七P型MOS管MP7的源極、所述第十八P型MOS管MP18的源極、所述第十九P型MOS管MP19的源極以及所述第二十二P型MOS管MP22的源極均與所述電源相連，所述第二P型MOS管MP2的漏極與所述第一N型MOS管MN1的漏極、柵極以及所述第二N型MOS管MN2的柵極相連；

所述第二N型MOS管MN2的漏極與所述第六N型MOS管MN6的源極以及所述第九N型MOS管MN9的源極相連，所述第一N型MOS管MN1的源極和所述第二N型MOS管MN2的源極均接地；

所述第十八P型MOS管MP18的漏極同時與所述第二十P型MOS管MP20的源極和所述第二十一P型MOS管MP21的源極相連；

所述第二十P型MOS管MP20的柵極與所述第十九P型MOS管MP19的柵極、漏極以及所述第六N型MOS管MN6的漏極相連，所述第二十P型MOS管MP20的漏極與所述第七N型MOS管MN7的柵極、漏極以及所述第八N型MOS管MN8的柵極相連，所述第六N型MOS管MN6的柵極連接所述基準電壓；

所述第八N型MOS管MN8的漏極與所述第二十一P型MOS管MP21的漏極以及所述第六P型MOS管MP6的柵極相連，所述第八N型MOS管MN8的源極和所述第七N型MOS管MN7的源極均接地；

所述第二十一P型MOS管MP21的柵極與所述第九N型MOS管MN9的漏極以及所述第二十二P型MOS管MP22的柵極、漏極相連；

所述第五P型MOS管MP5的漏極與所述第六P型MOS管MP6的源極以及所述第七P型MOS管MP7的柵極相連，所述第六P型MOS管MP6的漏極接地，所述第七P型MOS管MP7的漏極依次通過所述第一電阻R1和所述第二電阻R2接地；

所述第九N型MOS管MN9的柵極與所述第一電阻R1遠離所述第七P型MOS管MP7的漏極的一端相連；

所述補償電路包括：第五N型MOS管MN5、第十五P型MOS管MP15、第十六P型MOS管MP16和第十七P型MOS管MP17；

其中，所述第十五P型MOS管MP15的源極、所述第十六P型MOS管MP16的源極和所述第十七P型MOS管MP17的源極均與所述電源相連；

所述第十五P型MOS管MP15的柵極、漏極與所述第五N型MOS管MN5的漏極、所述第十七P型MOS管MP17的柵極以及所述第十六P型MOS管MP16的柵極相連；

所述第十六P型MOS管MP16的漏極與所述主體電路的補償輸入端相連；

所述第十七P型MOS管MP17的漏極與所述第五P型MOS管MP5的漏極以及所述第六P型MOS管MP6的源極相連；

所述第五N型MOS管MN5的柵極與所述檢測電路的補償電流信息輸出端相連，源極接地。

2.根據權利要求1所述的自適應LDO電路，其特征在于，所述檢測電路包括：第十二P型MOS管MP12、第十三P型MOS管MP13、第十四P型MOS管MP14、第三N型MOS管MN3和第四N型MOS管MN4；

其中，所述第十二P型MOS管MP12的柵極與所述第七P型MOS管MP7的柵極相連，所述第十二P型MOS管MP12的源極與所述電源相連，所述第十二P型MOS管MP12的漏極與所述第十三P型MOS管MP13的源極相連；

所述第十三P型MOS管MP13的漏極與所述第三N型MOS管MN3的柵極、漏極以及所述第四N型MOS管MN4的柵極相連，所述第十三P型MOS管MP13的柵極與所述第十四P型MOS管MP14的柵極、漏極以及所述第四N型MOS管MN4的漏極相連，所述第十四P型MOS管MP14的源極與所述第七P型MOS管MP7的漏極相連；

所述第三N型MOS管MN3的源極和所述第四N型MOS管MN4的源極均接地。