[發明專利]一種基于FPGA的IRIG-B型碼（DC）授時實現系統及方法

在審

• 申請號: 201811396281.1
• 申請日: 2018-11-22
• 公開（公告）號: CN109687928A
• 公開（公告）日: 2019-04-26
• 發明（設計）人: 宋厚勇
• 申請（專利權）人: 南京熊貓電子股份有限公司;南京熊貓通信科技有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06;H04L7/00
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 向妮

本發明提出一種基于FPGA的IRIG?B型碼(DC)授時實現系統及方法，包括全局時鐘處理單元、IRIG?B型碼(DC)轉換單元和串行時碼轉換單元；全局時鐘處理單元為IRIG?B型碼(DC)轉換單元和串行時碼轉換單元提供統一的處理時鐘；IRIG?B型碼(DC)轉換單元接收異步串行接口數據并進行解碼，對解碼后的數據進行編碼形成IRIG?B格式碼，并按照IRIG?B型碼(DC)協議輸出IRIG?B型碼(DC)數據；串行時碼轉換單元接收串行IRIG?B型碼(DC)格式碼數據并進行解碼，對解碼后的數據進行編碼形成異步串行時碼幀結構，并按照異步串行協議輸出異步串行時碼數據。本發明可基于通用的FPGA可編程器件，為用時系統提供穩定的時間信號，且具有解碼精度高、可移植性強等優點。

技術領域

本發明屬于時間同步技術領域，具體涉及一種IRIG-B型碼(DC)授時實現系統及方法。

背景技術

隨著信息技術高速發展，同步數據傳輸已經成為日常生活和專業領域的基礎，人們對數據傳輸效率和可靠性的要求越來越高。通信信道存在固有的噪聲和衰落特性，信號在經信道傳輸過程中不可避免地會受到干擾從而出現信號失真，同時由于原始數據的數據量較大不利于存儲和處理，一般采用對原始數據進行信源編碼和信道編碼，提升數據信號在處理和傳輸過程中的可靠性。

時間統一系統是信息化系統中通信、氣象、航天、工業控制、電力系統測量與保護等領域的關鍵技術，其主要為其他用時設備提供標準時間信號。隨著現代電子信息技術的不斷發展，對標準化時間系統設備(簡稱時統設備)的要求越來越高，時間同步得到了越來越重要的應用。

IRIG時間標準有兩大類：一類是串行時間碼，共有六種格式，即A、B、D、E、G、H；另一類是并行時間碼格式，這類碼由于是并行格式，傳輸距離較近，且是二進制，因此遠不如串行格式應用廣泛。串行時間碼中六種格式的主要差別是時間碼的幀速率不同，其中的B型碼即IRIG-B型碼，其時幀速率為1幀/s，可傳遞100位的信息。B型碼又分為直流(DC)和交流(AC)兩種，未經幅度調制的通常稱IRIG-B(DC)碼，調制后的B碼通常稱IRIG-B(AC)碼。

時間碼IRIG-B型碼(DC)以其實際突出的優越性能，成為時統設備首選的標準碼型，其作為一種重要的時間同步傳輸的方式，已廣泛應用于電信、電力、軍事等重要行業或部門。結合圖4所示，IRIG-B型碼(DC)的時間編碼格式主要分為：

(1)年時間的二一十進制碼(BCD碼)：各個時間格式都含有年時間的二—十進制碼，時幀周期越短，信息位就越長。B碼為30位，其中，天10位(從001到365或366)、時6位、分7位、秒7位，時序為秒一分一時一天，位置在P0到P5之間。

(2)天時間的純二進制秒碼(SBS碼)：A、B格式時間碼除了有年時間的BCD碼外，還有天時間的純二進制秒碼，共17位，午夜為0秒，最大計數現86399秒時序，低位在前，高位在后，位置在P8～P10之間。

(3)控制功能碼(CF碼)：所有的時間格式都預留了一組用于控制功能(CF)的碼元，即用于各種控制、識別和其它特殊目的功能編碼。IRIG文件104-70指出：控制功能目前打算用于靶場內而不用于靶場間，因此現在沒有標準編碼系統。時間格式是否包含控制功能以及是否使用編碼系統，由各靶場選擇。B碼控制功能的位置在P5～P8之間，有27個碼元。

目前基于單片機的IRIG-B型碼(DC)解碼器由于單片機運行時鐘偏低，不能夠并行處理多個數據源，存在解碼精度低、工作穩定性差等問題，無法滿足當前信息傳輸對同步時間的精度需求；同時，單片機設計的IRIG-B型碼(DC)編/解碼器需要配合大量外圍電路來實現，一旦設計完成，電路改動困難，不符合電子技術的發展趨勢。