[發明專利]一種電平轉換電路

在審

• 申請號: 201811388788.2
• 申請日: 2018-11-21
• 公開（公告）號: CN109379074A
• 公開（公告）日: 2019-02-22
• 發明（設計）人: 孔亮;劉亞東;莊志青
• 申請（專利權）人: 燦芯半導體（上海）有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03K19/0185;H03K19/017
• 代理公司: 上海灣谷知識產權代理事務所(普通合伙) 31289
• 代理人: 李曉星

本發明公開了一種電平轉換電路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中，所述第一PMOS管、第二PMOS管和第三PMOS管的各自源極連接電源VDDIO；所述第一PMOS管的柵極連接控制信號ENIO；所述第二PMOS管和第三PMOS管的各自柵極連接所述第二PMOS管的漏極；所述第二PMOS管的漏極連接所述第一NMOS管的漏極。本發明通過對稱結構的高速低增益比較器與傳統電平轉換組合產生了高速的、占空比較好的、且不漏電的高速電平轉換電路。

技術領域

本發明涉及高速電平轉換電路。

背景技術

在高速接口電路中，通常需要有高速電平轉換電路，把低壓的信號轉化為高壓的信號進而傳輸。但是，現有電平轉換電路常常速度不夠高，或者在高速時信號的占空比失真，尤其是在低壓和高壓電壓差比較大的情況時。

發明內容

本發明的目的在于提供一種高速的電平轉換電路，并且具有較好的占空比。

實現上述目的的技術方案是：

一種電平轉換電路，包括第一PMOS管(P型金屬氧化物半導體場效應管)、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管(N型金屬氧化物半導體場效應管)、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中，

所述第一PMOS管、第二PMOS管和第三PMOS管的各自源極連接電源VDDIO；

所述第一PMOS管的柵極連接控制信號ENIO；

所述第二PMOS管和第三PMOS管的各自柵極連接所述第二PMOS管的漏極；

所述第二PMOS管的漏極連接所述第一NMOS管的漏極；

所述第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管的各自源極接地VSSIO；

所述第一NMOS管的柵極、第二NMOS管的柵極和漏極、第三NMOS管的漏極以及第四NMOS管的柵極均連接所述第四PMOS管的漏極；

所述第三NMOS管的柵極、第四NMOS管的漏極、第五NMOS管的漏極和柵極以及第六NMOS管的柵極均連接所述第五PMOS管的漏極；

所述第一PMOS管的漏極連接所述第四PMOS管的源極和所述第五PMOS管的源極；

所述第四PMOS管的柵極和所述第五PMOS管的柵極連接差分信號對；

所述第三PMOS管的漏極和所述第六NMOS管的漏極連接并作為輸出端OUT。

優選的，所述的差分信號對由數據信號經過經反相器產生。

本發明的有益效果是：本發明通過對稱結構的高速低增益比較器與傳統電平轉換組合，解決了現有技術中針對高速接口中的高速電平轉換電路中的速度不夠高，占空比失真等問題。

附圖說明

圖1是本發明的電平轉換電路的電路圖；

圖2是本發明中控制信號ENIO的產生示意圖。

具體實施方式

下面將結合附圖對本發明作進一步說明。

請參閱圖1，本發明的電平轉換電路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6。