[發明專利]一種高超聲速平臺聯合脈沖壓縮和彈速補償的FPGA實現方法

有效

• 申請號: 201811383505.5
• 申請日: 2018-11-20
• 公開（公告）號: CN109633613B
• 公開（公告）日: 2021-01-19
• 發明（設計）人: 施君南;侯凱強;許彥章;張天健;郭冬梅;周郁;鄒波
• 申請（專利權）人: 上海無線電設備研究所
• 主分類號: G01S7/52
• 分類號: G01S7/52
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張妍;劉琰

1.一種高超聲速平臺聯合脈沖壓縮和彈速補償的FPGA實現方法，其特征在于，包含以下步驟：

S1、利用載頻f₀、帶寬B、脈沖持續時間T_p、線性調頻率k、脈沖數M、彈目距離R₀、彈目徑向速度v這些參數計算雷達回波時域數據的實部和虛部，及頻域匹配濾波系數的實部和虛部；將頻域匹配濾波系數的實部和虛部分別存入兩個coe文件內，并將這兩個coe文件分別存入兩個ROM內；

S2、調用FPGA的FFT IP核，將雷達回波時域數據的實部和虛部作為輸入數據分別與FFTIP核的輸入端相連，輸出雷達回波的兩路頻域數據，該雷達回波的兩路頻域數據包含雷達回波頻域數據的實部和雷達回波頻域數據的虛部，實現對雷達回波的傅里葉變換；

S3、將雷達回波的兩路頻域數據與FPGA內存儲頻域匹配濾波系數的ROM輸出端的數據進行復乘，從而得到雷達回波經過匹配濾波后的兩路頻域數據，實現雷達回波頻域脈沖壓縮；

S4、計算頻域距離補償系數的實部和虛部，并分別存入兩個ROM內；

S5、將匹配濾波后的兩路頻域數據與FPGA內存儲距離補償系數的ROM輸出端的數據進行復乘，輸出兩路經過匹配濾波及距離徙動校正后的頻域數據，實現雷達回波頻域距離徙動校正；

S6、調用FPGA的IFFT IP核，將匹配濾波及距離徙動校正后的兩路頻域數據作為輸入數據，與IFFT IP核的輸入端相連，輸出兩路經過脈沖壓縮及距離徙動校正后的時域數據，完成對雷達回波脈沖壓縮及距離徙動校正處理；

S7、封裝上述步驟S1～S6的處理流程作為具有脈沖壓縮和距離徙動校正功能的通用IP核，并將其添加入FPGA的IP核庫中；

S8、調用IP核，設置IP核參數；

在輸入端輸入雷達時域回波實部數據、雷達時域回波虛部數據、彈目速度、脈沖序號，輸出端輸出經過脈沖壓縮及距離徙動校正后時域的實部數據和經過脈沖壓縮及距離徙動校正后時域的虛部數據，完成在FPGA內的匹配濾波和距離徙動校正。

2.如權利要求1所述的高超聲速平臺聯合脈沖壓縮和彈速補償的FPGA實現方法，其特征在于：

所述步驟S7中的IP核包括如下信號：

雷達時域回波實部數據DIN_RE；

雷達時域回波虛部數據DIN_IM；

彈目速度SPEED；

脈沖序號PULSE_INDEX；

數據有效信號DIN_VALID；

復位信號RST_N；

主時鐘CLK；

數據有效信號DOUT_VALID；

經過脈沖壓縮及距離徙動校正后時域的實部數據DOUT_RE；

經過脈沖壓縮及距離徙動校正后時域的虛部數據DOUT_IM。

3.如權利要求1所述的高超聲速平臺聯合脈沖壓縮和彈速補償的FPGA實現方法，其特征在于：

所述步驟S8中的IP核參數指脈沖重復周期T_r、信號帶寬B、FFT點數N、光速c。