[發明專利]制造半導體器件的方法和半導體器件

有效

• 申請號: 201811381333.8
• 申請日: 2018-11-20
• 公開（公告）號: CN110416158B
• 公開（公告）日: 2022-06-03
• 發明（設計）人: 布蘭丁·迪里耶;戈本·多恩伯斯;馬庫斯·約翰內斯·亨里克斯·凡·達爾;馬丁·克里斯多夫·霍蘭德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/336;H01L27/088;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

在制造半導體器件的方法中，在層間介電層中形成開口，從而使得源極/漏極區域暴露在開口中。形成第一半導體層以完全覆蓋開口內的暴露的源極/漏極區域。實施加熱工藝以使第一半導體層的上表面基本變平。在第一半導體層上方形成導電接觸層。本發明的實施例還涉及半導體器件。

技術領域

本發明涉及半導體集成電路，并且更具體地涉及具有鰭式場效應晶體管的半導體器件及其制造方法。

背景技術

隨著半導體工業在追求更高的器件密度、更高的性能和更低的成本的過程中進入納米技術工藝節點，來自制造和設計問題的挑戰已經引起了諸如多柵極場效應晶體管(FET)(包括鰭式FET(FinFET)和全環柵(GAA)FET)的三維設計的發展。在FinFET中，柵電極層鄰近于溝道區域的三個側面，其中，柵極介電層插入在它們之間。因為柵極結構圍繞(包裹)鰭的三個側面，因此晶體管基本具有控制穿過鰭或溝道區域的電流的三個柵極。FinFET的當前驅動能力通常由鰭的數量、溝道區域中的鰭寬度和鰭高度決定。

發明內容

本發明的實施例提供了一種制造半導體器件的方法，所述方法包括：在層間介電層中形成開口，從而使得源極/漏極區域暴露在所述開口中；形成第一半導體層以完全覆蓋所述開口內的暴露的源極/漏極區域；實施加熱工藝以使所述第一半導體層的上表面變平；以及在所述第一半導體層上方形成導電接觸層。

本發明的另一實施例提供了一種制造半導體器件的方法，所述方法包括：在層間介電層中形成開口，從而使得鰭結構的源極/漏極區域暴露在所述開口中，所述鰭結構的源極/漏極區域從隔離絕緣層突出；通過外延生長形成第一半導體層以完全覆蓋所述開口內的暴露的源極/漏極區域；實施加熱工藝以回流所述第一半導體層；在所述第一半導體層上方形成第二半導體層；以及在所述第二半導體層上形成導電接觸層。

本發明的又一實施例提供了一種半導體器件，包括：柵極結構，設置在溝道半導體層上方；源極/漏極區域，設置在所述溝道半導體層的側部上；第一外延半導體層，覆蓋所述源極/漏極區域；導電接觸件，設置在所述第一外延半導體層上方；以及具有開口的介電層，所述開口的下部由所述第一外延半導體層填充，并且所述開口的上部由所述導電接觸件填充。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A和圖1B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖2A和圖2B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖3A和圖3B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖4A和圖4B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖5A和圖5B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖6A和圖6B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖7A和圖7B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖8A和圖8B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖9A和圖9B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。

圖10A和圖10B示出了根據本發明的實施例的用于制造半導體器件的順序工藝的各個階段的一個。