[發明專利]交叉點陣列器件及其制造方法

有效

• 申請號: 201811375062.5
• 申請日: 2018-11-19
• 公開（公告）號: CN110176471B
• 公開（公告）日: 2023-10-03
• 發明（設計）人: 河泰政
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H10B63/00
• 分類號: H10B63/00;H10N70/20
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 郭放;許偉群

本申請公開了一種交叉點陣列器件及其制造方法。所述交叉點陣列器件包括：襯底；第一導電線，其設置在所述襯底之上并在第一方向上延伸；多個柱結構，其設置在所述第一導電線上，所述柱結構中的每個柱結構包括存儲電極；電阻式存儲層，其沿所述柱結構的表面設置；閾值切換層，其設置在所述電阻式存儲層上；以及第二導電線，其與所述閾值切換層電連接并在不與所述第一導電線平行的第二方向上延伸。

相關申請的交叉引用

本申請要求于2018年2月20日提交的申請號為10-2018-0020074的韓國專利申請的優先權，其通過引用整體并入本文。

技術領域

本公開的各種實施例總體而言涉及一種半導體器件，更具體地，涉及一種交叉點陣列器件及其制造方法。

背景技術

交叉點陣列器件可以包括在不同平面上相交的一對導電線和設置在該對導電線的交叉區域中的柱結構形式的單位單元。最近，交叉點陣列器件已經應用于需要高度集成的存儲單元的非易失性存儲器件。具體地，非易失性存儲器件可以包括電阻式隨機存取存儲器(ReRAM)器件、相變隨機存取存儲器(PcRAM)器件、磁性隨機存取存儲器(MRAM)器件等。

同時，在具有交叉點存儲陣列結構的非易失性存儲器件中，由于在相鄰的單位存儲單元之間可能產生的不期望的潛行電流(sneak current)，因此可能存在對單元信息的寫入錯誤或讀取錯誤。為了防止因不期望的潛行電流而發生寫入錯誤或讀取錯誤，在單位單元結構中，已經提出了使用選擇元件來控制施加給存儲元件的電流或電壓。

發明內容

公開了根據本公開的一個方面的一種交叉點陣列器件。所述交叉點陣列器件包括：襯底；第一導電線，其設置在所述襯底之上并在第一方向上延伸；多個柱結構，其設置在所述第一導電線上，所述柱結構中的每個柱結構包括存儲電極層；電阻式存儲層，其沿所述柱結構的表面設置；閾值切換層，其設置在所述電阻式存儲層上；以及第二導電線，其與所述閾值切換層電連接并在與所述第一方向不平行的第二方向上延伸。所述存儲層覆蓋所述柱結構中的每個柱結構的側表面的至少一部分。

公開了根據本公開的另一方面的一種交叉點陣列器件。所述交叉點陣列器件包括：襯底；第一導電線，其設置在所述襯底之上；多個柱結構，其設置在所述第一導電線上，所述柱結構中的每個柱結構包括存儲電極層；電阻式存儲層，其設置在所述柱結構的外表面上；閾值切換層，其覆蓋所述電阻式存儲層；以及第二導電線，其設置在所述閾值切換層中的溝槽中并與所述柱結構接觸。

公開了根據本公開的一個方面的一種制造交叉點陣列器件的方法。在所述方法中，提供襯底。在所述襯底之上形成在第一方向上延伸的第一導電線。在所述第一導電線上形成多個柱結構，所述柱結構中的每個柱結構包括存儲電極層。在所述柱結構的側表面上形成電阻式存儲層。形成填充所述柱結構之間的空間的閾值切換層。閾值切換層形成在所述電阻式存儲層上。在所述閾值切換層中形成在第二方向上延伸的溝槽。所述第二方向與所述第一方向不平行。在所述溝槽中形成第二導電線。

附圖說明

圖1是示意性地示出根據本公開的一個實施例的交叉點陣列器件的立體圖。

圖2A是示意性地示出根據本公開的一個實施例的交叉點陣列器件的截面圖。

圖2B是圖2A的交叉點陣列器件的局部放大圖。

圖2C是圖2A的交叉點陣列器件的電路圖。

圖3是示意性地示出根據本公開的一個實施例的制造交叉點陣列器件的方法的流程圖。

圖4A、圖5A、圖6A、圖7A、圖8A和圖9A是示意性地示出根據本公開的一個實施例的制造交叉點陣列器件的方法的平面圖。

圖4B、圖5B、圖6B、圖7B、圖8B和圖9B分別是沿圖4A、圖5A、圖6A、圖7A、圖8A和圖9A的線I-I'截取的截面圖。