[發(fā)明專利]基于預(yù)測的高效高速緩存行處理的系統(tǒng)和方法

在審

• 申請?zhí)枺?/td>: 201811374838.1
• 申請日: 2018-11-19
• 公開（公告）號: CN109815163A
• 公開（公告）日: 2019-05-28
• 發(fā)明（設(shè)計(jì)）人: 埃里克·恩斯特·黑格斯滕;安德里亞斯·卡爾·森布蘭特;大衛(wèi)·伯納德·布萊克-謝弗
• 申請（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號: G06F12/084
• 分類號: G06F12/084;G06F12/1027
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 趙南;張帆

1.一種用于處理器的數(shù)據(jù)管理方法，所述處理器被分配有第一高速緩存、第二高速緩存和行為歷史表，所述方法包括：

跟蹤存儲在所述第一高速緩存和所述第二高速緩存中的至少一個(gè)中的重用信息學(xué)習(xí)高速緩存行；

將重用信息記錄在所述行為歷史表中；并且

基于所述行為歷史表中的所述重用信息，關(guān)于將對存儲在所述第一高速緩存和所述第二高速緩存中的多個(gè)高速緩存行執(zhí)行的未來操作確定放置策略。

2.根據(jù)權(quán)利要求1所述的用于處理器的數(shù)據(jù)管理方法，其中，所述行為歷史表包括多個(gè)行為計(jì)數(shù)器，并且所述方法還包括：

每次與所述多個(gè)行為計(jì)數(shù)器中的至少一個(gè)行為計(jì)數(shù)器對應(yīng)的使用類型相對于所述學(xué)習(xí)高速緩存行中的至少一個(gè)發(fā)生時(shí)，所述處理器更新所述至少一個(gè)行為計(jì)數(shù)器。

3.根據(jù)權(quán)利要求2所述的用于處理器的數(shù)據(jù)管理方法，其中，所述方法還包括：

每次通過讀取請求訪問所述學(xué)習(xí)高速緩存行中的至少一個(gè)時(shí)，所述處理器更新所述至少一個(gè)行為計(jì)數(shù)器。

4.根據(jù)權(quán)利要求1所述的用于處理器的數(shù)據(jù)管理方法，還包括：

將所確定的放置策略存儲在所述行為歷史記錄表中。

5.根據(jù)權(quán)利要求1所述的用于處理器的數(shù)據(jù)管理方法，還包括：

在存儲在所述第一高速緩存和所述第二高速緩存中的所述多個(gè)高速緩存行中隨機(jī)選擇至少一些高速緩存行作為所述學(xué)習(xí)高速緩存行。

6.根據(jù)權(quán)利要求1所述的用于處理器的數(shù)據(jù)管理方法，

其中所述第二高速緩存處于比所述第一高速緩存更高的級，并且所述學(xué)習(xí)高速緩存行存儲在所述第一高速緩存和所述第二高速緩存中。

7.根據(jù)權(quán)利要求1所述的用于處理器的數(shù)據(jù)管理方法，其中，所述處理器包括第一核和第二核，并且所述第一核和所述第二核共享所述第一高速緩存和所述第二高速緩存。

8.根據(jù)權(quán)利要求7所述的用于處理器的數(shù)據(jù)管理方法，其中，所述第一核對所述第一高速緩存的訪問時(shí)間比所述第二核對所述第一高速緩存的訪問時(shí)間短，并且所述第二核對所述第二高速緩存的訪問時(shí)間比所述第一核對所述第二高速緩存的訪問時(shí)間短。

9.一種多處理器系統(tǒng)，包括：

第一高速緩存和第二高速緩存，其具有彼此不同的高速緩存級；以及

至少一個(gè)處理器核，其被配置為基于記錄在行為歷史表中的重用信息，關(guān)于將對存儲在所述第一高速緩存和所述第二高速緩存中的多個(gè)高速緩存行執(zhí)行的未來操作確定放置策略，

其中，所述重用信息是關(guān)于存儲在所述第一高速緩存和所述第二高速緩存中的至少一個(gè)中的學(xué)習(xí)高速緩存行的重用的信息。

10.根據(jù)權(quán)利要求9所述的多處理器系統(tǒng)，其中所述行為歷史表包括多個(gè)重用計(jì)數(shù)器，并且所述至少一個(gè)處理器核被配置為每次與所述多個(gè)重用計(jì)數(shù)器中的至少一個(gè)重用計(jì)數(shù)器對應(yīng)的使用類型相對于所述學(xué)習(xí)高速緩存行的至少一個(gè)發(fā)生時(shí)，更新所述至少一個(gè)重用計(jì)數(shù)器。

11.根據(jù)權(quán)利要求9所述的多處理器系統(tǒng)，其中所述行為歷史表包括多個(gè)未使用的計(jì)數(shù)器，并且所述至少一個(gè)處理器核被配置為每次在所述學(xué)習(xí)高速緩存行的單次重用發(fā)生之前替換所述學(xué)習(xí)高速緩存行中的至少一個(gè)時(shí)，更新所述多個(gè)未使用的計(jì)數(shù)器中的至少一個(gè)。

12.根據(jù)權(quán)利要求9所述的多處理器系統(tǒng)，其中，所述行為歷史表包括策略字段，所述策略字段存儲根據(jù)由所述至少一個(gè)處理器核根據(jù)所述放置策略確定的策略。

13.根據(jù)權(quán)利要求9所述的多處理器系統(tǒng)，其中所述行為歷史表包括指示與所述學(xué)習(xí)高速緩存行對應(yīng)的地址標(biāo)記的數(shù)據(jù)集標(biāo)識符。