[發明專利]基于FPGA的多路廣播數字調制裝置

在審

• 申請號: 201811367614.8
• 申請日: 2018-11-16
• 公開（公告）號: CN109617639A
• 公開（公告）日: 2019-04-12
• 發明（設計）人: 陳虎;湯紀川
• 申請（專利權）人: 安徽帆揚通信電子技術有限公司
• 主分類號: H04H20/48
• 分類號: H04H20/48;H04L27/12
• 代理公司: 上海精晟知識產權代理有限公司 31253
• 代理人: 馮子玲

本發明公開了基于FPGA的多路廣播數字調制裝置，涉及廣播數字調制技術領域。本發明MCU單元、音頻AD轉換模塊、FPGA調頻模塊、中頻濾波輸出電路、DDS電路、射頻放大電路、功率調節電路；FPGA調頻模塊內部設置若干數字調頻單元；數字調頻單元包括數據輸入接口、數據鎖存器、只讀存儲器、計數時鐘、同步計數器、同或門電路和T型觸發器。本發明FPGA調頻模塊內部設置若干數字調頻單元，數字調頻單元調制指定頻段的數字信號并通過DDS電路電路復合，通過功率調節電路調節功率后廣播；保證調制裝置的RDS數據獨立調制與發送；同時實現發射機多種頻段數字信號調節及發送；提高廣播效率和效果，節約成本、方便快捷。

技術領域

本發明屬于廣播數字調制技術領域，特別是涉及基于FPGA的多路廣播數字調制裝置。

背景技術

RDS最初是英國BBC廣播公司開發的一種特殊的無線電廣播，稱“無線數據廣播系統”(Radio Data System)。傳統基于模擬電路的調頻廣播調制器只能簡單的將已調制到副載波上的RDS數據信號與音頻合成后進行調頻調制，無法獨立完成RDS數據的調制及發送。一臺調頻廣播調制器就需要一臺RDS數據編碼器與之搭配工作，增加了設備成本。

若采用多臺發射機同時工作，相互之間存在信號干擾問題。一臺發射機所發射的信號可能反饋到另一臺的輸入端，因發射機內部存在非線性電路，所以可能發生混頻、交調或自激；每臺發射機都需要特別采取屏蔽措施。這樣導致同時廣播多種頻率信號時，廣播效果差且浪費資源。

本發明提供的一種基于FPGA的調頻廣播調制器，用于解決傳統廣播調制裝置無法獨立完成RDS數據的調制及發送，且多臺發射機同時廣播時，廣播效果差、浪費資源的問題。

發明內容

本發明的目的在于提供基于FPGA的多路廣播數字調制裝置，通過FPGA 調頻模塊內部設置若干數字調頻單元，數字調頻單元調制指定頻段的數字信號并通過DDS電路電路復合，最后通過功率調節電路調節功率后廣播；不僅實現了RDS數據的獨立調制及發送，同時實現一臺發射機對多種頻段數字信號調節及發送，解決了現有的傳統廣播調制裝置無法獨立完成RDS數據的調制及發送，且多臺發射機同時廣播時，廣播效果差、浪費資源的問題。

為解決上述技術問題，本發明是通過以下技術方案實現的：

本發明為基于FPGA的多路廣播數字調制裝置，包括：MCU單元、音頻AD轉換模塊、FPGA調頻模塊、中頻濾波輸出電路、DDS電路、射頻放大電路、功率調節電路；所述MCU單元分別與音頻AD轉換模塊、FPGA 調頻模塊、中頻濾波輸出電路、DDS電路、射頻放大電路、功率調節電路電性連接；

所述FPGA調頻模塊內部設置若干數字調頻單元；所述數字調頻單元包括數據輸入接口、數據鎖存器、只讀存儲器、計數時鐘、同步計數器、同或門電路和T型觸發器；

所述數據輸入接口與數據鎖存器電性連接；所述數據鎖存器與只讀存儲器電性連接；所述只讀存儲器與同或門電路電性連接；所述計數時鐘與同步計數器電性連接；所述同步計數器與同或門電路電性連接；所述同或門電路與T型觸發器電性連接；所述T型觸發器與中頻濾波輸出電路電性連接連接；

所述音頻AD轉換模塊接收到立體聲音頻信號；所述音頻AD轉換模塊對立體聲音頻信號模\數轉換得到數字信號并將數字信號輸出到FPGA調頻模塊；所述數字信息號經FPGA調頻模塊調制后輸出到中頻濾波輸出電路；所述數字信號經中頻濾波輸出電路濾波后傳遞至DDS電路；調頻后的數字信號經過DDS電路頻率合成后輸出到射頻放大電路，再經功率調節電路調節后輸出射頻信號。

優選地，所述MCU單元分別與FPGA調頻模塊、功率調節電路實現雙向通信。

優選地，所述數字調頻單元接收指定頻段的數字信號并輸出指定頻率頻段的進過調頻的數字信號；所述數字調頻單元中的指定頻段數字信號的是通過同步計數器分頻計數時鐘實現。