[發(fā)明專利]基于FPGA的多路廣播數(shù)字調(diào)制裝置

在審

• 申請?zhí)枺?/td>: 201811367614.8
• 申請日: 2018-11-16
• 公開（公告）號: CN109617639A
• 公開（公告）日: 2019-04-12
• 發(fā)明（設(shè)計）人: 陳虎;湯紀(jì)川
• 申請（專利權(quán)）人: 安徽帆揚(yáng)通信電子技術(shù)有限公司
• 主分類號: H04H20/48
• 分類號: H04H20/48;H04L27/12
• 代理公司: 上海精晟知識產(chǎn)權(quán)代理有限公司 31253
• 代理人: 馮子玲

1.基于FPGA的多路廣播數(shù)字調(diào)制裝置，其特征在于，包括：MCU單元、音頻AD轉(zhuǎn)換模塊、FPGA調(diào)頻模塊、中頻濾波輸出電路、DDS電路、射頻放大電路、功率調(diào)節(jié)電路；所述MCU單元分別與音頻AD轉(zhuǎn)換模塊、FPGA調(diào)頻模塊、中頻濾波輸出電路、DDS電路、射頻放大電路、功率調(diào)節(jié)電路電性連接；

所述FPGA調(diào)頻模塊內(nèi)部設(shè)置若干數(shù)字調(diào)頻單元；所述數(shù)字調(diào)頻單元包括數(shù)據(jù)輸入接口、數(shù)據(jù)鎖存器、只讀存儲器、計數(shù)時鐘、同步計數(shù)器、同或門電路和T型觸發(fā)器；

所述數(shù)據(jù)輸入接口與數(shù)據(jù)鎖存器電性連接；所述數(shù)據(jù)鎖存器與只讀存儲器電性連接；所述只讀存儲器與同或門電路電性連接；所述計數(shù)時鐘與同步計數(shù)器電性連接；所述同步計數(shù)器與同或門電路電性連接；所述同或門電路與T型觸發(fā)器電性連接；所述T型觸發(fā)器與中頻濾波輸出電路電性連接連接；

所述音頻AD轉(zhuǎn)換模塊接收到立體聲音頻信號；所述音頻AD轉(zhuǎn)換模塊對立體聲音頻信號模\數(shù)轉(zhuǎn)換得到數(shù)字信號并將數(shù)字信號輸出到FPGA調(diào)頻模塊；所述數(shù)字信息號經(jīng)FPGA調(diào)頻模塊調(diào)制后輸出到中頻濾波輸出電路；所述數(shù)字信號經(jīng)中頻濾波輸出電路濾波后傳遞至DDS電路；調(diào)頻后的數(shù)字信號經(jīng)過DDS電路頻率合成后輸出到射頻放大電路，再經(jīng)功率調(diào)節(jié)電路調(diào)節(jié)后輸出射頻信號。

2.根據(jù)權(quán)利要求1所述的基于FPGA的多路廣播數(shù)字調(diào)制裝置，其特征在于，所述MCU單元分別與FPGA調(diào)頻模塊、功率調(diào)節(jié)電路實(shí)現(xiàn)雙向通信。

3.根據(jù)權(quán)利要求1所述的基于FPGA的多路廣播數(shù)字調(diào)制裝置，其特征在于，所述數(shù)字調(diào)頻單元接收指定頻段的數(shù)字信號并輸出指定頻率頻段的進(jìn)過調(diào)頻的數(shù)字信號；所述數(shù)字調(diào)頻單元中的指定頻段數(shù)字信號的是通過同步計數(shù)器分頻計數(shù)時鐘實(shí)現(xiàn)。

4.根據(jù)權(quán)利要求1所述的基于FPGA的多路廣播數(shù)字調(diào)制裝置，其特征在于，所述DDS電路通過控制相位的變化實(shí)現(xiàn)將輸入的不同頻率的數(shù)字信號進(jìn)行頻率合成并輸出射頻信號至射頻放大電路。