[發明專利]FPGA信號時序的獲取方法及系統有效
| 申請號： | 201811367050.8 | 申請日： | 2018-11-16 |
| 公開（公告）號： | CN110502067B | 公開（公告）日： | 2022-09-27 |
| 發明（設計）人： | 朱懷宇;郭春;姜群興;司勝劍;史騰;吳藝璇;高斌華;呂鑫;古天悅 | 申請（專利權）人： | 國核自儀系統工程有限公司 |
| 主分類號： | G06F1/14 | 分類號： | G06F1/14 |
| 代理公司： | 上海弼興律師事務所 31283 | 代理人： | 薛琦;李夢男 |
| 地址： | 200241 *** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | fpga 信號 時序 獲取 方法 系統 | ||
1.一種FPGA信號時序的獲取方法，FPGA包括RTL文件，其特征在于，所述獲取方法包括：
獲取信號請求；所述信號請求包括目標信號；
根據所述目標信號確定所述RTL文件描述的硬件電路的目標信號點；
根據所述目標信號點在所述RTL文件中添加約束語句；
執行所述RTL文件，獲取所述目標信號點的直接捕獲信號；
根據所述硬件電路和所述直接捕獲信號計算間接捕獲信號；
所述目標信號包括所述直接捕獲信號和所述間接捕獲信號；
IP核執行所述RTL文件，并獲取所述直接捕獲信號；
所述信號請求還包括：所述IP核的觸發條件和捕獲深度；
獲取所述目標信號點的直接捕獲信號的步驟，具體包括：
所述IP核根據所述觸發條件和所述捕獲深度獲取所述直接捕獲信號；
根據所述目標信號點在所述RTL文件中添加約束語句的步驟之前，還包括：
對所述硬件電路的信號點進行編號；
按照編號順序存儲所述目標信號點；所述獲取方法，還包括：
繪制所述目標信號的時序圖。
2.一種FPGA信號時序的獲取系統，FPGA包括RTL文件，其特征在于，所述獲取系統包括：
請求獲取模塊，用于獲取信號請求；所述信號請求包括目標信號；
預編譯模塊，用于根據所述目標信號確定所述RTL文件描述的硬件電路的目標信號點，并根據所述目標信號點在所述RTL文件中添加約束語句；
執行模塊，用于執行所述RTL文件，獲取所述目標信號點的直接捕獲信號；
計算模塊，用于根據所述硬件電路和所述直接捕獲信號計算間接捕獲信號；
所述目標信號包括所述直接捕獲信號和所述間接捕獲信號；
所述執行模塊為IP核；
所述信號請求還包括：所述IP核的觸發條件和捕獲深度；
所述IP核具體用于根據所述觸發條件和所述捕獲深度獲取所述直接捕獲信號；
所述獲取系統還包括：
編號模塊，用于對所述硬件電路的信號點進行編號；
存儲模塊，用于按照編號順序存儲所述目標信號點；
所述獲取系統還包括：
繪圖模塊，用于繪制所述目標信號的時序圖。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于國核自儀系統工程有限公司，未經國核自儀系統工程有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811367050.8/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：時鐘切換裝置、方法及電子設備
- 下一篇：一種顯示裝置
