[發明專利]半導體封裝襯底及其制造方法、半導體封裝及其制造方法

有效

• 申請號: 201811357911.4
• 申請日: 2018-11-15
• 公開（公告）號: CN110189999B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 裵仁燮;姜圣日;尹東陳
• 申請（專利權）人: 海成帝愛斯株式會社
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/495
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 張雅文

本發明提供一種制造半導體封裝襯底的方法、一種使用制造半導體封裝襯底的方法來制造的半導體封裝襯底、一種制造半導體封裝的方法以及一種使用制造半導體封裝的方法來制造的半導體封裝。制造半導體封裝襯底的方法包含：在具有頂部表面和底部表面且由導電材料形成的基底襯底的底部表面中形成多個第一凹槽或第一溝槽；用樹脂填充多個第一凹槽或溝槽；固化樹脂；去除過度填充于多個第一凹槽或溝槽中的樹脂的暴露部分；對基底襯底的頂部表面進行蝕刻以暴露填充于多個第一凹槽或溝槽中的樹脂的至少部分；以及在基底襯底的底部表面中形成第二凹槽或第二溝槽。

技術領域

一或多個實施例涉及一種制造以簡易方式對其執行焊接的半導體封裝襯底的方法和使用所述方法制造的半導體封裝襯底，以及一種制造半導體封裝的方法和使用所述方法制造的半導體封裝。

背景技術

半導體裝置通過將其封裝在半導體封裝襯底上來使用。為了封裝半導體裝置，半導體封裝襯底包含精細電路圖案和/或輸入/輸出(input/output；I/O)端子。隨著半導體裝置的性能和/或整合度的改進，且使用這類半導體裝置來制造的電子裝置具有減小的體積和改進的性能，半導體封裝襯底的精細電路圖案等的關鍵尺寸(critical?dimension)已變得更小且其復雜度已變得更高。

現有半導體封裝襯底通過以下操作來制造：通過使用其上堆疊有銅箔的覆銅層壓板(copper?clad?laminate；CCL)來形成通孔，用金屬鍍敷通孔的內部以電連接堆疊在CCL的頂部表面和底部表面上的銅箔，以及通過使用光刻膠來圖案化上部表面銅箔和下部表面銅箔。然而，就高工藝復雜度和低精度來說，制造現有半導體封裝襯底的方法是不利的。

因而最近，已引入一種通過用絕緣材料填充導電基底襯底以簡化制造工藝來制造半導體封裝襯底的方法。

發明內容

一或多個實施例是針對一種制造以簡易方式對其執行焊接的半導體封裝襯底的方法和使用所述方法制造的半導體封裝襯底，以及一種制造半導體封裝的方法和使用所述方法制造的半導體封裝。然而，這些方面僅僅是實例，且因而本公開的范圍不應理解為受其限制。

額外方面將部分地在以下描述中予以闡述，且部分地將從描述中顯而易見，或可通過對所提出的實施例的實踐而獲悉。

根據一或多個實施例，一種制造半導體封裝襯底的方法包含：在基底襯底的底部表面中形成多個第一凹槽或多個第一溝槽，所述基底襯底具有頂部表面和底部表面且由導電材料形成；用樹脂填充多個第一凹槽或溝槽；固化樹脂；去除過度填充于多個第一凹槽或溝槽中的樹脂的暴露部分；對基底襯底的頂部表面進行蝕刻以暴露填充于多個第一凹槽或溝槽中的樹脂的至少部分；以及在基底襯底的底部表面中形成第二凹槽或第二溝槽。

在一個實施例中，對基底襯底的頂部表面的蝕刻與第二凹槽或溝槽的形成可同時執行。

在一個實施例中，第二凹槽或溝槽的形成可包含沿切割線形成第二凹槽或溝槽。

在一個實施例中，第二凹槽或溝槽的形成可包含在用樹脂填充的相鄰的多個第一凹槽或溝槽之間形成第二凹槽或溝槽。

在一個實施例中，在用樹脂對多個第一凹槽或溝槽的填充之前，方法可進一步包含使多個第一凹槽或溝槽的內部表面粗糙化。

在一個實施例中，經由多個第一凹槽或溝槽暴露于基底襯底的底部表面上的樹脂的面積可大于經由第二凹槽或溝槽暴露于基底襯底的頂部表面上的樹脂的面積。

在一個實施例中，方法可進一步包含在基底襯底上形成鍍層。

在一個實施例中，鍍層的形成可包含在第二凹槽或溝槽的內部表面上形成鍍層。

根據一或多個實施例，提供一種通過上文所描述的方法來制造的半導體封裝襯底。