[發(fā)明專利]一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201811357612.0
• 申請日: 2018-11-15
• 公開（公告）號(hào): CN109542162A
• 公開（公告）日: 2019-03-29
• 發(fā)明（設(shè)計(jì)）人: 舒德軍;胡紅偉;吳智慧
• 申請（專利權(quán)）人: 南京長峰航天電子科技有限公司
• 主分類號(hào): G06F1/12
• 分類號(hào): G06F1/12
• 代理公司: 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司 32224
• 代理人: 董建林;張歡歡

1.一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)，其特征是，包括依次相連的AD時(shí)鐘緩沖器、AD轉(zhuǎn)換單元和FPGA1處理單元，以及依次相連的DA時(shí)鐘緩沖器、DA轉(zhuǎn)換單元和FPGA2處理單元，

外部時(shí)鐘輸入AD時(shí)鐘緩沖器之后轉(zhuǎn)換為差分信號(hào)，此差分信號(hào)輸入AD轉(zhuǎn)換單元作為其工作時(shí)鐘，AD轉(zhuǎn)換單元輸出差分信號(hào)傳給FPGA1處理單元作為其基準(zhǔn)時(shí)鐘；

外部時(shí)鐘輸入DA時(shí)鐘緩沖器之后轉(zhuǎn)換為差分信號(hào)，此差分信號(hào)輸入DA轉(zhuǎn)換單元作為其工作時(shí)鐘，DA轉(zhuǎn)換單元輸出差分信號(hào)傳給FPGA2處理單元作為其基準(zhǔn)時(shí)鐘；

FPGA1處理單元用來處理ADC信號(hào)，F(xiàn)PGA2處理單元用來處理DAC信號(hào)，F(xiàn)PGA1處理單元與FPGA2處理單元以差分模式進(jìn)行同步通信。

2.根據(jù)權(quán)利要求1所述的一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)，其特征是，AD轉(zhuǎn)換單元包括ADC12D1800芯片。

3.根據(jù)權(quán)利要求2所述的一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)，其特征是，ADC12D1800芯片的輸入的外部時(shí)鐘為1.5GHz。

4.根據(jù)權(quán)利要求1所述的一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)，其特征是，AD轉(zhuǎn)換單元輸出的LVDS差分信號(hào)頻率為375MHz。

5.根據(jù)權(quán)利要求1所述的一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)，其特征是，DA轉(zhuǎn)換單元輸入的外部時(shí)鐘為3GHz。

6.根據(jù)權(quán)利要求1所述的一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)，其特征是，DA轉(zhuǎn)換單元輸出的LVDS差分信號(hào)頻率為375MHz。

7.根據(jù)權(quán)利要求1所述的一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)，其特征是，還包括參考時(shí)鐘，參考時(shí)鐘信號(hào)分別輸入FPGA1處理單元和FPGA2處理單元中，F(xiàn)PGA1處理單元與FPGA2處理單元在參考時(shí)鐘驅(qū)動(dòng)下進(jìn)行同步通信。

8.根據(jù)權(quán)利要求7所述的一種3Gsps信號(hào)處理平臺(tái)的時(shí)鐘系統(tǒng)，其特征是，參考時(shí)鐘經(jīng)時(shí)鐘驅(qū)動(dòng)芯片轉(zhuǎn)換為LVDS高速差分信號(hào)，分別為Sync+、Sync-，將Sync+連接到FPGA1處理單元中，將Sync-連接到FPGA2處理單元中。