[發明專利]一種用于三維立體封裝的疊層PCB結構

在審

• 申請號: 201811339853.2
• 申請日: 2018-11-12
• 公開（公告）號: CN109413841A
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 顏軍;王烈洋;龔永紅;占連樣;黃小虎
• 申請（專利權）人: 珠海歐比特電子有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02
• 代理公司: 廣州嘉權專利商標事務所有限公司 44205
• 代理人: 俞梁清

本發明公開了一種用于三維立體封裝的疊層PCB結構包括基板和設置在基板上的至少一個測試點焊盤、至少一個引線橋焊盤、至少一個引線橋，所述引線橋的兩端連接有所述引線橋焊盤，所述測試點焊盤設置在所述引線橋圍成區域的外圍，并與外側的引線橋焊盤通過PCB走線連接。本發明的一種用于三維立體封裝的疊層PCB結構，利用基板上的測試點焊盤，在疊層PCB板電裝后進行完整的電測試，提前找到電裝后PCB板是否存在開路或短路的問題，若有問題則進行電裝返修，從而防止三維立體封裝模塊在工藝后期出現失效，節省成本，大大提高了生產效率和生產質量。

技術領域

本發明涉及印制電路板技術領域，特別涉及一種用于三維立體封裝的疊層PCB結構。

背景技術

立體封裝，是一項近幾年來新興的一種集成電路封裝技術，現有的立體封裝方法由以下工藝實現：疊層PCB板電裝、疊層板堆疊、樹脂灌封成型、切割成形、表面金屬化處理、表面連線雕刻。目前，實現的小型化立體封裝模塊，在設計時，它的上下層互連由疊層PCB板四周的引線橋來實現電氣互連。但是往往疊層PCB板的電子線路很是復雜，在電裝時如果工藝控制不當或外部環境影響時，容易造成部分線路短路或開路的缺陷，而現有的疊層PCB板只有在立體封裝成形后才可以進行電測試，檢驗電路是否連接正確，此時發現開路或短路的封裝模塊只能報廢，極大浪費人力物力，由此帶來的制作成本上升。

發明內容

為了克服上述現有技術的不足，本發明提供了一種用于三維立體封裝的疊層PCB結構，應用此疊層PCB結構可以在現用的工藝上增加一道疊層PCB板電測試工藝來保證電裝完整性，從而有效的避免了在模塊制造后期才能發現電路開路或短路的情況。

本發明解決其技術問題所采用的技術方案為一種用于三維立體封裝的疊層PCB結構，包括基板和設置在基板上的至少一個測試點焊盤、至少一個引線橋焊盤、至少一個引線橋，所述引線橋的兩端連接有所述引線橋焊盤，所述測試點焊盤設置在所述引線橋圍成區域的外圍，并與外側的引線橋焊盤通過PCB走線連接。

進一步，所述基板上還設置有切割外框和放置內框，所述切割外框的邊線位置設置在所述引線橋上，所述放置內框設置在所述切割外框內部。

進一步，所述基板上設置有圓孔、凹槽，所述圓孔設置在所述切割外框內部的4個邊角上，所述凹槽設置在所述切割外框的邊線上。

進一步，所述基板邊緣設置有若干通孔，具體的，所述基板左右兩側邊緣各設3個通孔，基板4個角上各設置一個通孔。

本發明的有益效果在于：

本發明的一種用于三維立體封裝的疊層PCB結構，利用基板上的測試點焊盤，在疊層PCB板電裝后進行完整的電測試，提前找到電裝后PCB板是否存在開路或短路的問題，若有問題則進行電裝返修，從而防止三維立體封裝模塊在工藝后期出現失效，節省成本，大大提高了生產效率和生產質量。

附圖說明

下面結合附圖及具體實施例對本發明作進一步說明，其中：

圖1是本發明實施例的結構示意圖

圖2是圖1中A部的局部放大圖。

具體實施方式

下面將參照附圖對本發明的各個優選的實施方式進行描述。提供以下參照附圖的描述，以幫助對由權利要求及其等價物所限定的本發明的示例實施方式的理解。其包括幫助理解的各種具體細節，但它們只能被看作是示例性的。因此，本領域技術人員將認識到，可對這里描述的實施方式進行各種改變和修改，而不脫離本發明的范圍和精神。而且，為了使說明書更加清楚簡潔，將省略對本領域熟知功能和構造的詳細描述。