[發(fā)明專利]基于空間應(yīng)用的在軌刷新重注成像系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201811338281.6
• 申請(qǐng)日: 2018-11-12
• 公開(kāi)（公告）號(hào): CN109522259B
• 公開(kāi)（公告）日: 2021-05-28
• 發(fā)明（設(shè)計(jì)）人: 余達(dá);劉金國(guó);徐東;周磊;王國(guó)良;張艷鵬;趙瑩
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40;G06F1/24
• 代理公司: 長(zhǎng)春眾邦菁華知識(shí)產(chǎn)權(quán)代理有限公司 22214
• 代理人: 朱紅玲

基于空間應(yīng)用的在軌刷新重注成像系統(tǒng)，涉及一種在軌刷新重注成像系統(tǒng)，解決現(xiàn)有FPGA內(nèi)部的邏輯單元在空間粒子的轟擊下易出現(xiàn)邏輯翻轉(zhuǎn)問(wèn)題，本發(fā)明基于刷新芯片的在軌刷新重注成像系統(tǒng)，具備三種工作模式：FPGA直接從PROM加載，刷新芯片不工作；刷新芯片工作，F(xiàn)PGA間接加載PROM內(nèi)存儲(chǔ)的程序；刷新芯片工作，F(xiàn)PGA加載Flash內(nèi)已經(jīng)更新了成像。刷新芯片的串口由受刷新芯片控制的FPGA來(lái)進(jìn)行控制；對(duì)于具備主備份的控制系統(tǒng)，采用外部的組合邏輯電路產(chǎn)生配置加載過(guò)程的控制信號(hào)，并對(duì)刷新芯片的管腳進(jìn)行硬件配置。本發(fā)明通過(guò)刷新使能功能，在刷新芯片出現(xiàn)故障時(shí)可斷開(kāi)刷新電路，保證FPGA穩(wěn)定可靠的工作。

技術(shù)領(lǐng)域

本發(fā)明涉及一種在軌刷新重注成像系統(tǒng)，具體涉及長(zhǎng)時(shí)間工作的在軌刷新重注成像系統(tǒng)。

背景技術(shù)

SRAM型FPGA因其具有開(kāi)發(fā)成本低、周期短以及可系統(tǒng)重構(gòu)等優(yōu)點(diǎn)而得到了廣泛應(yīng)用，但這種FPGA對(duì)于粒子入射所引發(fā)的單粒子翻轉(zhuǎn)效應(yīng)非常敏感。單粒子翻轉(zhuǎn)可能導(dǎo)致FPGA內(nèi)部的邏輯功能發(fā)生改變或者用戶數(shù)據(jù)發(fā)生錯(cuò)誤。現(xiàn)今的技術(shù)飛速發(fā)展，隨著衛(wèi)星有效載荷壽命的增加，采用在軌重注技術(shù)可實(shí)行對(duì)衛(wèi)星載荷軟件的升級(jí)換代，滿足用戶不斷變化的需求。為實(shí)現(xiàn)航天應(yīng)用的高可靠性，需要具備多種刷新重注工作模式。

發(fā)明內(nèi)容

本發(fā)明為解決現(xiàn)有FPGA內(nèi)部的邏輯單元在空間粒子的轟擊下易出現(xiàn)邏輯翻轉(zhuǎn)問(wèn)題，提供一種基于空間應(yīng)用的在軌刷新重注成像系統(tǒng)。

基于空間應(yīng)用的在軌刷新重注成像系統(tǒng)，包括刷新重注成像單元和主控器，所述刷新重注成像單元包括刷新芯片、FPGA、Flash、PROM組和總線驅(qū)動(dòng)器；所述Flash與刷新芯片連接，所述刷新芯片控制Flash接收待更新的配置數(shù)據(jù)；

PROM與FPGA、PROM與刷新芯片以及FPGA與刷新芯片之間均采用總線驅(qū)動(dòng)器連接，用于實(shí)現(xiàn)通路的切換；

主控器通過(guò)邏輯控制信號(hào)和串口對(duì)刷新配置過(guò)程進(jìn)行控制，主控器通過(guò)串口向FPGA發(fā)送待更新的配置數(shù)據(jù)，F(xiàn)PGA再將接收到的配置數(shù)據(jù)通過(guò)刷新芯片的串口寫入與刷新芯片連接的Flash中；

所述成像系統(tǒng)具有三種成像工作模式：

一、刷新功能禁止模式：

主控器發(fā)出的控制信號(hào)使刷新使能處于無(wú)效的低電平；FPGA為主select map工作模式，直接從PROM加載數(shù)據(jù)，刷新芯片的供電處于禁止?fàn)顟B(tài)；

主控器對(duì)刷新重注成像單元的控制：主控器內(nèi)部包含主份和備份兩部分，主份和備份完全相同，在任意時(shí)間里僅主份或者備份工作。

當(dāng)主控器的主份工作時(shí)，主標(biāo)識(shí)信號(hào)LABEL_Z為高電平，備標(biāo)識(shí)信號(hào)LABEL_B為低電平，刷新使能信號(hào)shuaxin_enZ為低電平，主復(fù)位信號(hào)reset_Z為低電平，主重注使能信號(hào)chongzhu_Z為低電平；

當(dāng)主控器的備份工作時(shí)，主標(biāo)識(shí)信號(hào)LABEL_Z為低電平，備標(biāo)識(shí)信號(hào)LABEL_B為高電平，刷新使能信號(hào)shuaxin_enB為低電平，備復(fù)位信號(hào)reset_B為低電平，備重注使能信號(hào)chongzhu_B為低電平；

在刷新功能禁止模式下，當(dāng)刷新重注成像單元還未加電，則主控器在控制信號(hào)處于穩(wěn)定的電平后，主控器對(duì)刷新重注成像單元開(kāi)始加電；若主控器對(duì)刷新重注成像單元已加電，主控器在控制信號(hào)處于穩(wěn)定的電平后，先對(duì)刷新重注成像單元斷電，再對(duì)刷新重注成像單元加電。

二、在軌刷新模式：

刷新芯片的供電輸出使能，主控器發(fā)出的控制信號(hào)刷新使能處于有效的高電平，重注使能處于無(wú)效的低電平；

FPGA為從select map工作模式，加載過(guò)程受刷新芯片控制，F(xiàn)PGA控制刷新芯片串口，通過(guò)外部復(fù)位，刷新芯片的加載配置信號(hào)取決于外部的管腳電平信息，刷新芯片的管腳電平默認(rèn)從PROM加載；