[發明專利]瞬態電壓抑制器及其制造方法

有效

• 申請號: 201811329679.3
• 申請日: 2018-11-09
• 公開（公告）號: CN111180526B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: 祁樹坤;劉鈺;王國鵬;袁廣睿;馬永健;陸浩;陳暉;李靜;劉奕國
• 申請（專利權）人: 無錫力芯微電子股份有限公司
• 主分類號: H01L29/861
• 分類號: H01L29/861;H01L29/06;H01L21/329
• 代理公司: 蘇州簡理知識產權代理有限公司 32371
• 代理人: 朱亦倩

本發明提供一種瞬態電壓抑制器及其制造方法，瞬態電壓抑制器包括：襯底；外延層，其位于襯底的上表面，外延層的雜質類型與襯底的雜質類型相反；多個深槽，所述深槽自所述外延層的上表面貫穿外延層并延伸至襯底內，多個深槽沿外延層的上表面依次間隔排布；雜質層，其位于襯底中的深槽的側壁或底部，雜質層的雜質類型與襯底的雜質類型相反；絕緣介質，其填充于形成有雜質層的深溝槽內。與現有技術相比，本發明基于瞬態電壓抑制器的深槽隔離結構，在襯底中的深槽的底部或側壁處，形成深度不同的雜質層，這些雜質層與襯底形成一個或多個P?N結面，從而不僅可以優化瞬態電壓抑制器的雪崩擊穿特性，而且可以有效降低瞬態電壓抑制器的寄生電容。

【技術領域】

本發明涉及半導體電路設計及其制造技術領域，特別涉及一種基于深槽工藝的瞬態電壓抑制器及其制造方法。

【背景技術】

現有的TVS器件(Transient?Voltage?Suppress，稱為瞬態抑制二極管)，多是雪崩器件，即采用P-N結的雪崩擊穿來得到所需的最大鉗位電壓(Clamp?voltage)。但由于低壓器件的PN結較淺、較濃，因此受限于結面曲率、氧化層缺陷等因素，器件表面雜質及分布不穩定，擊穿多發生于表面，影響到低殘壓的穩定性；且較易發生表面短路失效、可靠性差；同時不易實現較低電容，器件關斷速度慢。

因此，有必要提出一種改進的技術方案來克服上述問題。

【發明內容】

本發明的目的在于提供一種瞬態電壓抑制器及其制造方法，其不僅可以優化瞬態電壓抑制器的雪崩擊穿特性，而且可以有效降低瞬態電壓抑制器的寄生電容。

根據本發明的一個方面，本發明提供一種瞬態電壓抑制器，其包括：襯底；外延層，其位于所述襯底的上表面，所述外延層的雜質類型與襯底的雜質類型相反；多個深槽，所述深槽自所述外延層的上表面貫穿所述外延層并延伸至所述襯底內，所述多個深槽沿所述外延層的上表面依次間隔排布；雜質層，其位于所述襯底中的深槽的側壁或底部，所述雜質層的雜質類型與襯底的雜質類型相反；絕緣介質，其填充于形成有所述雜質層的深溝槽內。

進一步的，在所述襯底中的深槽的側壁或底部注入與襯底的雜質類型相反的雜質，以形成所述雜質層。

進一步的，所述襯底的雜質類型為N型雜質，所述外延層的雜質為P型雜質，注入所述襯底中的深槽的側壁或底部的雜質為P型雜質；或所述襯底的雜質類型為P型雜質，所述外延層的雜質為N型雜質，注入所述襯底中的深槽的側壁或底部的雜質為N型雜質。

進一步的，所述深槽為并行排布的一道或多道溝槽；所述外延層被多個深槽分隔成多個單元區域，相鄰的兩個單元區域中分別形成有雜質類型相反的有源區；所述有源區自所述外延層的單元區域的上表面延伸至所述單元區域內；所述有源區的雜質濃度大于所述外延層的雜質濃度。

進一步的，所述瞬態電壓抑制器還包括：層間電介質層，所述層間電介質層形成于所述外延層的上表面，且覆蓋整個深槽頂部；多個接觸孔，所述多個接觸孔與所述多個有源區對應，每個接觸孔貫穿對應的有源區上方的層間電介質層，以暴露對應的所述有源區。

進一步的，所述瞬態電壓抑制器還包括位于所述深槽的側壁與絕緣介質之間的注入后氧化層。

根據本發明的一個方面，本發明提供一種瞬態電壓抑制器的制造方法，其包括：提供預置晶圓，所述預置晶圓包括襯底、外延層和多個深槽，所述外延層形成于所述襯底的上表面，所述外延層的雜質類型與襯底的雜質類型相反；所述深槽自所述外延層的上表面貫穿所述外延層并延伸至所述襯底內，所述多個深槽沿所述外延層的上表面依次間隔排布，在所述襯底中的深槽的側壁或底部注入與襯底的雜質類型相反的雜質，以形成雜質層，形成所述雜質層后，在所述深溝槽內填充絕緣介質。