[發明專利]瞬態電壓抑制器及其制造方法

有效

• 申請號: 201811329679.3
• 申請日: 2018-11-09
• 公開（公告）號: CN111180526B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: 祁樹坤;劉鈺;王國鵬;袁廣睿;馬永健;陸浩;陳暉;李靜;劉奕國
• 申請（專利權）人: 無錫力芯微電子股份有限公司
• 主分類號: H01L29/861
• 分類號: H01L29/861;H01L29/06;H01L21/329
• 代理公司: 蘇州簡理知識產權代理有限公司 32371
• 代理人: 朱亦倩

1.一種瞬態電壓抑制器，其特征在于，其包括：

襯底；

外延層，其位于所述襯底的上表面，所述外延層的雜質類型與襯底的雜質類型相反；

多個深槽，所述深槽自所述外延層的上表面貫穿所述外延層并延伸至所述襯底內，所述多個深槽沿所述外延層的上表面依次間隔排布；

雜質層，其位于所述襯底中的深槽的側壁或底部，在所述襯底中的深槽的側壁或底部注入與襯底的雜質類型相反的雜質，以形成所述雜質層，所述雜質層與所述襯底形成一個或多個P-N結面，所述雜質層與所述外延層通過襯底間隔；

絕緣介質，其填充于形成有所述雜質層的深槽內，

所述深槽為并行排布的一道或多道溝槽；

所述外延層被多個深槽分隔成多個單元區域，相鄰的兩個單元區域中分別形成有雜質類型相反的有源區；

所述有源區自所述外延層的單元區域的上表面延伸至所述單元區域內；所述有源區的雜質濃度大于所述外延層的雜質濃度。

2.根據權利要求1所述的瞬態電壓抑制器，其特征在于，

所述襯底的雜質類型為N型雜質，所述外延層的雜質為P型雜質，注入所述襯底中的深槽的側壁或底部的雜質為P型雜質；或

所述襯底的雜質類型為P型雜質，所述外延層的雜質為N型雜質，注入所述襯底中的深槽的側壁或底部的雜質為N型雜質。

3.根據權利要求1所述的瞬態電壓抑制器，其特征在于，其還包括

層間電介質層，所述層間電介質層形成于所述外延層的上表面，且覆蓋整個深槽頂部；

多個接觸孔，所述多個接觸孔與所述多個有源區對應，每個接觸孔貫穿對應的有源區上方的層間電介質層，以暴露對應的所述有源區。

4.根據權利要求1所述的瞬態電壓抑制器，其特征在于，其還包括位于所述深槽的側壁與絕緣介質之間的注入后氧化層。

5.一種瞬態電壓抑制器的制造方法，其特征在于，其包括：

提供預置晶圓，所述預置晶圓包括襯底、外延層和多個深槽，所述外延層形成于所述襯底的上表面，所述外延層的雜質類型與襯底的雜質類型相反；所述深槽自所述外延層的上表面貫穿所述外延層并延伸至所述襯底內，所述多個深槽沿所述外延層的上表面依次間隔排布，

在所述襯底中的深槽的側壁或底部注入與襯底的雜質類型相反的雜質，以形成雜質層，所述雜質層與所述襯底形成一個或多個P-N結面，所述雜質層與所述外延層通過襯底間隔，

形成所述雜質層后，在所述深槽內填充絕緣介質，

所述深槽為并行排布的一道或多道溝槽；

所述預置晶圓中，所述外延層被多個深槽分隔成多個單元區域，相鄰的兩個單元區域中分別形成有雜質類型相反的有源區；

所述有源區自所述外延層的單元區域的上表面延伸至所述單元區域內；

所述有源區的雜質濃度大于所述外延層的雜質濃度。

6.根據權利要求5所述的瞬態電壓抑制器的制造方法，其特征在于，其還包括：

在向所述襯底中的深槽的側壁或底部注入雜質前，進行第一次深槽側壁氧化，以形成注入前氧化層；

在向所述襯底中的深槽的側壁或底部注入雜質后，剝離掉注入前薄氧化層，再進行第二次深槽側壁氧化，以形成注入后氧化層。

7.根據權利要求6所述的瞬態電壓抑制器的制造方法，其特征在于，

所述有源區的形成步驟在多深槽形成步驟之前；或

所述有源區的形成步驟在多深槽形成步驟之后。

8.根據權利要求6所述的瞬態電壓抑制器的制造方法，其特征在于，其還包括：

在所述深槽內填充絕緣介質后，在所述外延層的上表面形成層間電介質層，所述層間電介質層覆蓋整個深槽頂部；

在所述層間電介質層蝕刻多個接觸孔，所述多個接觸孔與所述多個有源區對應，其中，每個接觸孔貫穿對應的有源區上方的層間電介質層，以暴露對應的所述有源區。