[發明專利]堆疊式TSV結構及其制造方法

在審

• 申請號: 201811328173.0
• 申請日: 2018-11-09
• 公開（公告）號: CN109461749A
• 公開（公告）日: 2019-03-12
• 發明（設計）人: 馬敬;鐘偉明;金子貴昭
• 申請（專利權）人: 德淮半導體有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 韓曉薇

本公開涉及堆疊式TSV結構及其制造方法。一實施例提供了堆疊式TSV結構，包括：邏輯區，在所述邏輯區中形成有第一金屬連線層；位于邏輯區上的像素區，在所述像素區中形成有第二金屬連線層；以及穿通硅通孔，所述穿通硅通孔包括從所述第一金屬連線層向上穿通所述邏輯區到達所述第二金屬連線層的第一通孔，其中所述穿通硅通孔中填充形成有接觸件，所述接觸件接觸所述第一金屬連線層和所述第二金屬連線層，從而使得所述第一金屬連線層電連接到所述第二金屬連線層。

技術領域

本公開涉及半導體領域，具體來說，涉及圖像傳感器領域中的堆疊式穿通硅通孔(Through Silicon Via，簡稱為“TSV”)結構及其制造方法。

背景技術

近年來，隨著工藝的不斷發展，疊片芯片封裝在圖像傳感器(特別是背照式CMOS圖像傳感器(CIS))領域逐漸成為主流。其中，TSV技術通過在芯片與芯片之間、晶圓與晶圓之間實現垂直導通，實現多層芯片互連，在三維方向上增大了堆疊密度，減小了芯片的外形尺寸，改善了芯片處理速度并降低了芯片的功耗。通常，在應用TSV技術的圖像傳感器中，將一片邏輯晶圓(logic wafer)和一片像素晶圓(pixel wafer)鍵合在一起，減薄像素晶圓未與邏輯晶圓鍵合的一側的表面，然后從像素晶圓的被減薄的表面利用TSV技術穿孔，使得所形成的通孔穿通像素晶圓到達邏輯晶圓的金屬連線層，之后在通孔中填充金屬介質，從而使得邏輯晶圓與像素晶圓的電路實現垂直互連。

然而，這種TSV技術需要在像素表面制造很深的通孔，而且通孔尺寸較大，會對像素表面造成蝕刻損傷，增加像素晶圓表面的暗電流。因此，存在對于堆疊式TSV結構進行進一步優化的需求。

發明內容

本公開的一個目的是提供一種新型的堆疊式TSV結構及其相應的制造方法。

根據本公開的第一方面，提供了一種堆疊式TSV結構，其特征在于，包括：邏輯區，在所述邏輯區中形成有第一金屬連線層；位于邏輯區上的像素區，在所述像素區中形成有第二金屬連線層；以及穿通硅通孔，所述穿通硅通孔包括從所述第一金屬連線層向上穿通所述邏輯區到達所述第二金屬連線層的第一通孔，其中所述穿通硅通孔中填充形成有接觸件，所述接觸件接觸所述第一金屬連線層和所述第二金屬連線層，從而使得所述第一金屬連線層電連接到所述第二金屬連線層。

根據本公開的第二方面，提供了一種制造堆疊式TSV結構的方法，其包括：提供一邏輯區，在所述邏輯區中形成第一金屬連線層；提供一像素區，使得所述像素區位于所述邏輯區上，并且在所述像素區中形成第二金屬連線層；形成穿通硅通孔，所述穿通硅通孔包括從所述第一金屬連線層向上穿通所述邏輯區到達所述第二金屬連線層的第一通孔，在所述穿通硅通孔中填充接觸件，所述接觸件接觸所述第一金屬連線層和所述第二金屬連線層，從而使得所述第一金屬連線層電連接到所述第二金屬連線層。

根據本公開的第三方面，提供了一種圖像傳感器，其包括如本發明所述的堆疊式TSV結構。

根據本公開的第四方面，提供了一種成像裝置，其包括包含如本發明所述的堆疊式TSV結構的圖像傳感器。

通過以下參照附圖對本發明的示例性實施例的詳細描述，本發明的其它特征及其優點將會變得更為清楚。

附圖說明

構成說明書的一部分的附圖描述了本公開的實施例，并且連同說明書一起用于解釋本公開的原理。

參照附圖，根據下面的詳細描述，可以更加清楚地理解本公開，其中：

圖1示出了傳統的堆疊式TSV結構的截面示意圖。

圖2示出了根據本公開示例性實施例的堆疊式TSV結構的截面示意圖。

圖3示出了根據本公開示例性實施例的堆疊式TSV結構的制造方法的流程圖。