[發明專利]一種半導體器件中柵極材料高度的監控方法

有效

• 申請號: 201811325528.0
• 申請日: 2018-11-08
• 公開（公告）號: CN111162125B
• 公開（公告）日: 2022-09-16
• 發明（設計）人: 肖魁;方冬;卞錚
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423;H01L21/66
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種半導體器件中柵極材料高度的監控方法，所述方法包括:提供半導體襯底，在所述半導體襯底中形成溝槽；在所述溝槽中填充柵極材料；量測所述柵極材料頂面兩點之間的電阻；計算所述柵極材料的高度。根據本發明提供的半導體器件中柵極材料高度的監控方法，通過量測柵極材料頂面兩點之間的電阻計算柵極材料的高度，從而在線監控柵極材料高度，該方法量測所需的面積小、應用范圍廣，且避免了硅晶圓的浪費。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件中柵極材料高度的監控方法。

背景技術

VDMOS(Vertical Double-diffused Metal-Oxide-Semiconductor，垂直雙擴散金屬-氧化物-半導體)晶體管是MOSFET的一種，其具有大功率、高擊穿電壓等特性，是常見的功率器件之一。溝槽型VDMOS是通過源離子和體離子注入后形成縱向擴散距離差形成溝道，并廣泛應用于開關電源和同步整流領域。

溝槽型VDMOS器件包括普通溝槽型VDMOS器件和后繼發展的分柵(Split Gate)溝槽型VDMOS器件。其中，普通溝槽VDMOS器件的溝槽完全由被柵氧隔離的多晶硅柵填充，分柵VDMOS器件的溝槽由氧化物層、接源極的多晶硅、多晶硅柵分布填充。

現有的監控柵極材料高度的方法主要依靠SEM進行形貌監控，但是通過SEM進行形貌監控存在切片周期長、浪費硅晶圓等缺點。現有技術還可以通過在線量測監控部分溝槽的深度，但是由于在線量測需要一個面積較大的量測位置，使得該方法的應用范圍較小，并且在線量測的精度較低。

因此，有必要提出一種新的半導體器件中柵極材料高度的監控方法，以解決上述至少一個問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供一種半導體器件中柵極材料高度的監控方法，包括以下步驟：

提供半導體襯底，在所述半導體襯底中形成溝槽；

在所述溝槽中填充柵極材料；

量測所述柵極材料頂面兩點之間的電阻；

計算所述柵極材料的高度。

進一步，量測所述柵極材料暴露的頂面任意兩點之間的電阻。

進一步，所述柵極材料上形成有多個接觸孔，量測任意兩個所述接觸孔之間的電阻。

進一步，利用所述柵極材料的電阻、柵極材料的電阻率、柵極材料的寬度、柵極材料的長度計算所述柵極材料的高度。

進一步，所述柵極材料的電阻為量測的所述柵極材料頂面兩點之間的電阻。

進一步，所述柵極材料的長度為量測所述柵極材料的電阻時所述柵極材料頂面兩點之間的距離。

進一步，所述柵極材料的寬度為所述溝槽的寬度。

進一步，所述半導體器件包括普通溝槽型VDMOS器件。

進一步，所述半導體器件包括分柵溝槽型VDMOS器件。

根據本發明提供的半導體器件中柵極材料高度的監控方法，通過量測柵極材料頂面兩點之間的電阻計算柵極材料的高度，從而在線監控柵極材料高度，該方法量測所需的面積小、量測精度高、應用范圍廣，不需要切片量測，提升了量測速度且避免了硅晶圓的浪費。

附圖說明