[發明專利]半導體存儲裝置以及讀出方法

有效

• 申請號: 201811323630.7
• 申請日: 2018-11-08
• 公開（公告）號: CN109801651B
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 山內一貴;妹尾真言;村上洋樹
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/12;G11C8/08;G11C16/08;G11C16/24;G11C16/26
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;臧建明

1.一種半導體存儲裝置，包括：

存儲單元陣列；

頁面緩沖器/感測電路，包含：

感測節點，包括增強型N型金屬氧化物半導體電容器，且對自所述存儲單元陣列的被選擇的頁面讀出的數據進行感測；

鎖存電路，包括耦接至所述感測節點的鎖存節點，且保持由所述感測節點所感測的數據；

預充電電路，包括第一電壓供給部與第一晶體管，所述第一晶體管耦接于所述第一電壓供給部與所述感測節點之間；以及

選擇性充電電路，包括耦接至所述感測節點的浮動節點及耦接于所述浮動節點與所述感測節點之間的第二晶體管，并基于所述鎖存節點的電位而對所述感測節點進行選擇性充電；以及

控制部件，控制自所述存儲單元陣列的讀出操作或對所述存儲單元陣列的程序化操作，

其中，在基于所述鎖存節點的電位而對所述感測節點進行選擇性充電之前，所述控制部件控制所述第一晶體管與所述第二晶體管，以將所述第一電壓供給部所供應的電壓經由所述第一晶體管、所述感測節點與所述第二晶體管而對所述浮動節點進行預充電。

2.根據權利要求1所述的半導體存儲裝置，其中所述控制部件在讀出操作時，將所述鎖存節點設置為邏輯低電平。

3.根據權利要求2所述的半導體存儲裝置，其中所述頁面緩沖器/感測電路包含在所述感測節點與所述鎖存節點之間用于電荷轉送的轉送用晶體管，所述控制部件在所述轉送用晶體管導通之前，將所述鎖存節點設置為邏輯低電平。

4.根據權利要求1至3中任一所述的半導體存儲裝置，其中所述增強型N型金屬氧化物半導體電容器形成于與所述頁面緩沖器/感測電路的N型金屬氧化物半導體晶體管相同的P阱內。

5.根據權利要求1所述的半導體存儲裝置，其中所述選擇性充電電路還包含第二電壓供給部、耦接于所述第二電壓供給部與所述浮動節點之間的第三晶體管、以及連接于所述第三晶體管與所述鎖存節點之間的第四晶體管，且所述第二晶體管與所述第三晶體管串聯連接于所述第二電壓供給部與所述感測節點之間。

6.根據權利要求5所述的半導體存儲裝置，其中所述浮動節點通過對全域位線進行預充電時的來自所述第一電壓供給部的電壓來進行預充電。

7.根據權利要求5或6所述的半導體存儲裝置，其中所述浮動節點的預充電是在對選擇字線施加驗證讀出電壓的期間進行。

8.一種半導體存儲裝置的讀出方法，包括：

在由增強型N型金屬氧化物半導體電容器構成的感測節點接收存儲單元陣列的被選擇的頁面的數據的步驟；以及

經由轉送用晶體管將所述感測節點的數據轉送至鎖存電路的鎖存節點的步驟，其中所述鎖存節點被配置為邏輯低電平，且

其中在驗證操作時，基于所述鎖存節點的電位而對所述感測節點進行選擇充電之前，將第一電壓供給部所供應的電壓經由第一晶體管、所述感測節點與第二晶體管而對耦接于所述感測節點的浮動節點進行預充電，其中所述第一晶體管耦接于所述第一電壓供給部與所述感測節點之間，所述第二晶體管耦接于所述浮動節點與所述感測節點之間。

9.根據權利要求8所述的讀出方法，其中在程序化驗證操作時，在對被選擇的存儲單元施加驗證讀出電壓的期間對所述浮動節點進行預充電。