[發明專利]一種圖像傳感器低功耗讀出電路結構及工作時序控制方法

有效

• 申請號: 201811312596.3
• 申請日: 2018-11-06
• 公開（公告）號: CN109587419B
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 何學紅;楊海玲;張遠;羅穎;嚴慧婕
• 申請（專利權）人: 上海集成電路研發中心有限公司;成都微光集電科技有限公司
• 主分類號: H04N5/378
• 分類號: H04N5/378;H04N5/374
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;張磊

本發明公開了一種圖像傳感器低功耗讀出電路結構，包括相耦合設置的一PGA和一ADC，PGA耦合有一采樣電容、一反饋電容和一第一運算放大器，ADC耦合有一比較器和一計數器，比較器含有一第二運算放大器，其中第一運算放大器和第二運算放大器通過合并成為一由PGA和ADC共用的第三運算放大器，通過設置三個第一開關和與其一一對應的第二開關的組合，并通過一時序控制信號控制三個第一開關與三個第二開關之間以擇一方式通斷，以控制第三運算放大器分別運行在PGA工作模式下或ADC工作模式下，從而實現PGA工作模式和ADC工作模式之間的切換，并大大降低讀出電路的功耗和面積。

技術領域

本發明涉及集成電路技術領域，更具體地，涉及一種適用于CMOS圖像傳感器的低功耗讀出電路結構及其工作時序控制方法。

背景技術

CIS(CMOS Image Sensor，CMOS圖像傳感器)中通常需要在感光單元(pixel)將光信號轉換成電壓信號后接PGA(Programmable Gain Amplifier，可編程增益放大器)將電壓信號放大，然后再接ADC(Analog Digital Converter，模擬數字轉換器)電路將模擬電壓信號轉換為數字信號，最終將轉換得到的數字信號傳輸到芯片外。由于感光單元通常為陣列形式，為提高幀率，通常每一列感光單元均接一列由PGA和ADC組成的讀出電路。

請參考圖1，圖1為一個傳統的適用于圖像傳感器的讀出電路結構示意圖。如圖1所示，該讀出電路結構由一個PGA級聯一個ADC組成。其中，PGA為開關電容結構，通過調整采樣電容Cs和反饋電容Cf的比例，實現放大倍數可調。ADC為單積分結構，由一個比較器COMP和一個計數器COUNTER組成。

請參考圖2，圖2為圖1中讀出電路結構的一種典型的工作時序。如圖2所示，首先，PGA的復位信號PGA_RST變為高電平，PGA實現復位；然后，PGA的復位信號PGA_RST變為低電平，PGA占用一段時間進行輸出信號的建立(PGA settling)；然后，ADC開始第1次模數轉換(ADC conversion)，轉換結果存儲在計數器中；而后，PGA的輸入信號VIN由Vin1變化至最終輸入值Vin2，同時，PGA開始建立至最終輸出電壓；接著，ADC開始進行第2次模數轉換，轉換結果與第1次轉換結果做邏輯運算后得到最終的轉換結果。

上述傳統的讀出電路結構中，由于PGA中和比較器中均有一個運算放大器，整個電路共有兩個運算放大器，占據了整個電路很大一部分的功耗和面積。而在一個圖像傳感器芯片中，會有上千甚至上萬列的該讀出電路，這樣整個讀出電路的總功耗和面積為單個讀出電路的功耗和面積乘以上千甚至上萬列，通常會消耗掉整個芯片的大部分功耗，以及相當大的面積。

而在現有的移動系統中，續航能力和整體尺寸是其很重要的性能指標，因而低功耗和小尺寸始終是移動系統對其中各子模塊的重要要求。圖像傳感器芯片無疑需要盡可能在實現所需的功能的基礎上消耗盡可能低的功耗，占用盡可能小的面積。而如前所述，現有圖像傳感器中的讀出電路通常消耗掉了整個芯片的大部分功耗，并占用了相當大的面積。因而，低功耗、小面積的讀出電路在圖像傳感器芯片設計中有著非常實際的應用需求。

發明內容

本發明的目的在于克服現有技術存在的上述缺陷，提供一種圖像傳感器低功耗讀出電路結構及工作時序控制方法。

為實現上述目的，本發明的技術方案如下：