[發明專利]一種圖像傳感器低功耗讀出電路結構及工作時序控制方法

有效

• 申請號: 201811312596.3
• 申請日: 2018-11-06
• 公開（公告）號: CN109587419B
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 何學紅;楊海玲;張遠;羅穎;嚴慧婕
• 申請（專利權）人: 上海集成電路研發中心有限公司;成都微光集電科技有限公司
• 主分類號: H04N5/378
• 分類號: H04N5/378;H04N5/374
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;張磊

1.一種圖像傳感器低功耗讀出電路結構，包括相耦合設置的一可編程增益放大器電路和一模擬數字轉換器電路，所述可編程增益放大器電路耦合有一采樣電容、一反饋電容和一第一運算放大器，所述模擬數字轉換器電路耦合有一比較器和一計數器，所述比較器含有一第二運算放大器，其特征在于，所述第一運算放大器和第二運算放大器通過合并成為一由所述可編程增益放大器電路和模擬數字轉換器電路共用的第三運算放大器，通過設置三個第一開關和與其一一對應的第二開關的組合，并通過一時序控制信號控制三個所述第一開關與三個所述第二開關之間以擇一方式通斷，以控制所述第三運算放大器分別運行在可編程增益放大器電路工作模式下或模擬數字轉換器電路工作模式下，從而實現可編程增益放大器電路工作模式和模擬數字轉換器電路工作模式之間的切換，其中：所述時序控制信號控制所述第二開關全部導通、所述第一開關全部斷開、以及所述第三運算放大器在可編程增益放大器電路工作模式；所述時序控制信號控制所述第二開關全部斷開、所述第一開關全部導通、以及所述第三運算放大器工作在模擬數字轉換器電路工作模式。

2.根據權利要求1所述的圖像傳感器低功耗讀出電路結構，其特征在于，所述時序控制信號分為第一信號S1N和第二信號S1，所述第一信號S1N是第二信號S1的反向信號；所述第三運算放大器通過其反向輸入端連接至節點VN，通過其正向輸入端連接至模擬數字轉換器電路的參考電壓VRAMP，以及通過其輸出端連接至節點V_PGA；所述采樣電容跨接在輸入信號VIN和節點VF之間，反饋電容跨接在節點VF和節點VN2之間；受所述可編程增益放大器電路的復位信號PGA_RST控制的一第三開關跨接在節點VF和節點V_PGA之間；其中，在節點VF與共模電壓VCM之間、節點VN2和節點VN之間以及節點VCOMP和節點V_PGA之間，分別接有一個由第一信號S1N控制的第一開關，在節點VF和節點VN之間、節點VN2和節點V_PGA之間以及節點VCOMP和地之間，分別接有一個由第二信號S1控制的第二開關，所述節點VCOMP的后級連接至所述計數器。

3.根據權利要求2所述的圖像傳感器低功耗讀出電路結構，其特征在于，所述第一開關、第二開關和/或第三開關為MOS開關。

4.根據權利要求2所述的圖像傳感器低功耗讀出電路結構，其特征在于，所述采樣電容和反饋電容為MOS電容。

5.根據權利要求2所述的圖像傳感器低功耗讀出電路結構，其特征在于，所述第三運算放大器耦合設有第一MOS晶體管至第五MOS晶體管。

6.根據權利要求5所述的圖像傳感器低功耗讀出電路結構，其特征在于，所述第一MOS晶體管的源極連接電源負極，漏極連接第二MOS晶體管的源極和第五MOS晶體管的源極，柵極連接直流偏置電壓；所述第二MOS晶體管的漏極連接第三MOS晶體管的漏極，柵極連接所述第三運算放大器的反向輸入端；所述第三MOS晶體管的源極連接第四MOS晶體管的源極，柵極連接第四MOS晶體管的柵極；所述第四MOS晶體管的漏極連接第五MOS晶體管的漏極；所述第五MOS晶體管的柵極連接所述第三運算放大器的正向輸入端；所述第三運算放大器的輸出端連接在所述第二MOS晶體管的漏極與第三MOS晶體管的漏極之間，電源正極連接在所述第三MOS晶體管的源極與第四MOS晶體管的源極之間；所述第三MOS晶體管的柵極與第四MOS晶體管的柵極之間設有節點V1，所述第四MOS晶體管的漏極與第五MOS晶體管的漏極之間設有節點V2，所述節點V1與節點V2之間短接。