[發明專利]一種基于TDPL邏輯的全加器

有效

• 申請號: 201811304854.3
• 申請日: 2018-11-02
• 公開（公告）號: CN109547015B
• 公開（公告）日: 2022-07-15
• 發明（設計）人: 吳秋豐;張躍軍;李立威;欒志存
• 申請（專利權）人: 寧波大學
• 主分類號: H03K19/21
• 分類號: H03K19/21;G06F7/501
• 代理公司: 寧波奧圣專利代理有限公司 33226
• 代理人: 方小惠

本發明公開了一種基于TDPL邏輯的全加器，包括兩個異或門、三個與非門和六個緩沖器，每個異或門和每個與非門的工作邏輯分別為三相雙軌預充邏輯，全加器在一個周期內實現一次求值運算，當放電控制信號和預充控制信號進入低電平時，全加器進入預充階段，當求值信號由低電平變為高電平時，全加器實現求值運算，當放電控制信號由低電平變為高電平時，全加器進入放電狀態；優點是通過三相雙軌預充邏輯的異或門和三相雙軌預充邏輯的與非門作為全加器的基本單元，在每個工作周期內輸出都從預充電高電平開始放電至低電平，消耗能量恒定，具有能量消耗與所處理數據相互獨立的特征，防御逆向工程攻擊的同時具有抗DPA攻擊的特性，功耗較低。

技術領域

本發明涉及一種全加器，尤其是涉及一種基于TDPL邏輯的全加器。

背景技術

隨著超大規模集成電路和信息安全技術的發展，知識產權(IntellectualProperty,IP)的保護受到越來越多的關注。然而，對IP核展開的攻擊方式層出不窮，逆向工程是快速掌握設計者核心技術的途徑。攻擊者通過逆向工程剖析芯片的內部結構，提取電路網表，掌握芯片的實際功能，影響設計者的合法利益，芯片克隆等行為更是嚴重侵犯設計者的知識產權。針對加密芯片，攻擊者繞過密碼算法本身，采集不同輪函數加密過程中泄露出來的物理信息，使用統計學方法推測出密鑰，這種攻擊方式被稱為旁道攻擊，其中，差分功耗分析(Differential Power Analysis,DPA)就是旁道攻擊中一種高效實用的攻擊方式，防御DPA攻擊成為當下研究的熱點。因此抗逆向工程和DPA的密碼器件具有廣闊的應用前景。

加法運算是最常用的運算操作，理論上乘、減和除運算都能轉化為加法運算。加法器是組成算術運算器的最基本部件，廣泛應用于各種數字加密系統中處理不同字長的數據。在全加器實現方面，基于絕熱動態差分邏輯實現的全加器在安全性方面存在一定的欠缺，易受到DPA的攻擊，并且時序控制復雜，且與CMOS電路交互時需設計復雜的的接口電路；基于查找表的差分邏輯實現的全加器雖然有著良好的抗DPA攻擊性能，但逆向工程無法防御，且所需的晶體管較多，面積、功耗開銷較大；基于靈敏放大型邏輯實現的全加器輸出負載電容不完全一致，仍有可能作為DPA攻擊的突破點。

發明內容

本發明所要解決的技術問題是提供一種能夠防御逆向工程和差分功耗分析的聯合攻擊，且具有低功耗的基于TDPL邏輯的全加器。