[發明專利]一種基于TDPL邏輯的全加器

有效

• 申請號: 201811304854.3
• 申請日: 2018-11-02
• 公開（公告）號: CN109547015B
• 公開（公告）日: 2022-07-15
• 發明（設計）人: 吳秋豐;張躍軍;李立威;欒志存
• 申請（專利權）人: 寧波大學
• 主分類號: H03K19/21
• 分類號: H03K19/21;G06F7/501
• 代理公司: 寧波奧圣專利代理有限公司 33226
• 代理人: 方小惠

1.一種基于TDPL邏輯的全加器，其特征在于包括兩個異或門、三個與非門和六個緩沖器，每個所述的異或門和每個所述的與非門的工作邏輯分別為三相雙軌預充邏輯，每個所述的異或門和每個所述的與非門分別具有第一輸入端、第一反相輸入端、第二輸入端、第二反相輸入端、預充控制端、求值控制端、放電控制端、輸出端和反相輸出端，將兩個所述的異或門分別稱為第一異或門和第二異或門，將三個所述的與非門分別稱為第一與非門、第二與非門和第三與非門，將六個所述的緩沖器分別稱為第一緩沖器、第二緩沖器、第三緩沖器、第四緩沖器、第五緩沖器和第六緩沖器；所述的第一異或門的第一輸入端和所述的第二與非門的第一輸入端連接且其連接端為所述的全加器的第一輸入端，用于接入第一輸入信號，所述的第一異或門的第一反相輸入端和所述的第二與非門的第一反相輸入端連接且其連接端為所述的全加器的第一反相輸入端，用于接入第一輸入信號的反相信號，所述的第一異或門的第二輸入端和所述的第二與非門的第二輸入端連接且其連接端為所述的全加器的第二輸入端，用于接入第二輸入信號，所述的第一異或門的第二反相輸入端和所述的第二與非門的第二反相輸入端連接且其連接端為所述的全加器的第二反相輸入端，用于接入第二輸入信號的反相信號，所述的第一異或門的放電控制端、所述的第二與非門的放電控制端和所述的第三緩沖器的輸入端連接且其連接端為所述的全加器的放電控制端，用于接入放電控制信號，所述的第一異或門的預充控制端、所述的第二與非門的預充控制端和所述的第二緩沖器的輸入端連接且其連接端為所述的全加器的預充控制端，用于接入預充控制信號，所述的第一異或門的求值控制端、所述的第二與非門的求值控制端和所述的第一緩沖器的輸入端連接且其連接端為所述的全加器的求值控制端，用于接入求值控制信號，所述的第一異或門的輸出端、所述的第一與非門的第一輸入端和所述的第二異或門的第一輸入端連接，所述的第一異或門的反相輸出端、所述的第一與非門的第一反相輸入端和所述的第二異或門的第一反相輸入端連接，所述的第二異或門的第二輸入端和所述的第一與非門的第二輸入端連接且其連接端為所述的全加器的低位進位信號輸入端，用于接入低位進位信號，所述的第二異或門的第二反相輸入端和所述的第一與非門的第二反相輸入端連接且其連接端為所述的全加器的反相低位進位信號輸入端，用于接入低位進位信號的反相信號，所述的第二異或門的放電控制端、所述的第一與非門的放電控制端、所述的第一緩沖器的輸出端和第四緩沖器的輸入端連接，所述的第二異或門的預充控制端、所述的第一與非門的預充控制端、所述的第二緩沖器的輸出端和第五緩沖器的輸入端連接，所述的第二異或門的求值控制端、所述的第一與非門的求值控制端、所述的第三緩沖器的輸出端和第六緩沖器的輸入端連接，所述的第一與非門的輸出端和所述的第三與非門的第一輸入端連接，所述的第一與非門的反相輸出端和所述的第三與非門的第一反相輸入端連接，所述的第二與非門的輸出端和所述的第三與非門的第二輸入端連接，所述的第二與非門的反相輸出端和所述的第三與非門的第二反相輸出端連接，所述的第四緩沖器的輸出端和所述的第三與非門的放電控制端連接，所述的第五緩沖器的輸出端和所述的第三與非門的預充控制端連接，所述的第六緩沖器的輸出端和所述的第三與非門的求值控制端連接，所述的第二異或門的輸出端為所述的全加器的輸出端，輸出和信號，所述的第二異或門的反相輸出端為所述的全加器的反相輸出端，輸出和信號的反相信號，所述的第三與非門的輸出端為所述的全加器的高位進位信號輸出端，用于輸出高位進位信號，所述的第三與非門的輸出端為所述的全加器的反相高位進位信號輸出端，用于輸出高位進位信號的反相信號。