[發(fā)明專利]浮動開關(guān)及其驅(qū)動電路有效
| 申請?zhí)枺?/td> | 201811290979.5 | 申請日: | 2018-10-31 |
| 公開(公告)號: | CN109474269B | 公開(公告)日: | 2023-01-13 |
| 發(fā)明(設(shè)計)人: | 段曉明;陳君 | 申請(專利權(quán))人: | 矽力杰半導(dǎo)體技術(shù)(杭州)有限公司 |
| 主分類號: | H03K19/003 | 分類號: | H03K19/003;H03K19/0944;H03K17/687 |
| 代理公司: | 北京睿派知識產(chǎn)權(quán)代理有限公司 11597 | 代理人: | 劉鋒;劉熔 |
| 地址: | 310012 浙江省杭州市文*** | 國省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 浮動 開關(guān) 及其 驅(qū)動 電路 | ||
公開了一種浮動開關(guān)及其驅(qū)動電路,所述浮動開關(guān)包括第一晶體管和第二晶體管,本發(fā)明實施例的技術(shù)方案根據(jù)一個邏輯信號來控制所述第一晶體管和第二晶體管的開關(guān)狀態(tài),并通過一箝位電路對所述第一晶體管和第二晶體管的柵源電壓進行箝位以維持所述第一晶體管和第二晶體管的當(dāng)前開關(guān)狀態(tài),同時使得沒有電流從所述驅(qū)動電路流至所述第一晶體管和第二晶體管的源極,由此,可以提高電路的精度。
技術(shù)領(lǐng)域
本發(fā)明涉及電子電力技術(shù)領(lǐng)域,更具體地,涉及一種浮動開關(guān)及其驅(qū)動電路。
背景技術(shù)
在模擬集成電路中,浮動開關(guān)廣泛用于高壓數(shù)字模擬轉(zhuǎn)換器、高壓多路復(fù)用器、具有可調(diào)增益的高壓放大器等器件中。
在現(xiàn)有技術(shù)中,浮動開關(guān)的驅(qū)動信號通常由驅(qū)動電路和電平轉(zhuǎn)換器產(chǎn)生,在浮動開關(guān)導(dǎo)通時,通過會有電流從驅(qū)動電路流入浮動開關(guān)的節(jié)點,這會影響該浮動開關(guān)的節(jié)點的精度。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明提供一種浮動開關(guān)及其驅(qū)動電路,以提高電路的精度。
第一方面,本發(fā)明實施例提供一種浮動開關(guān)的驅(qū)動電路,所述浮動開關(guān)包括串聯(lián)連接的第一晶體管和第二晶體管,所述第一晶體管和第二晶體管共源共柵,所述驅(qū)動電路包括:
電流流向控制電路,耦接至所述第一晶體管和第二晶體管的柵極,用以根據(jù)邏輯信號來控制所述第一晶體管和第二晶體管的開關(guān)狀態(tài);以及
箝位電路,被配置為對柵源電壓進行箝位以維持所述第一晶體管和第二晶體管的當(dāng)前開關(guān)狀態(tài),并使得沒有電流從所述驅(qū)動電路流至所述第一晶體管和第二晶體管的源極,所述柵源電壓為所述第一晶體管和第二晶體管的柵極與源極之間的電壓。
進一步地,所述箝位電路包括:
第三晶體管;以及
第四晶體管,柵極與所述第三晶體管的柵極連接,源極與所述第一晶體管的柵極連接;
其中,所述第三晶體管和第四晶體管的柵極與所述第一晶體管和第二晶體管的源極連接,以使得在所述第一晶體管和第二晶體管導(dǎo)通時沒有電流從所述驅(qū)動電路流至所述第一晶體管和第二晶體管的源極。
進一步地,所述第一晶體管和第二晶體管以及第四晶體管的溝道類型相同,和第三晶體管的溝道類型不同。
進一步地,所述箝位電路被配置為在所述邏輯信號為第一狀態(tài)時將所述柵源電壓箝位在第一預(yù)定值,在所述邏輯信號為第二狀態(tài)時將所述柵源電壓箝位在第二預(yù)定值。
進一步地,所述電流流向控制電路包括:
第一電流源,耦接在上拉電源端和所述第一晶體管的柵極之間;
第二電流源,耦接在所述第一晶體管的柵極和接地端之間;以及
開關(guān),連接在所述第一電流源和第二電流源之間,被配置為受控于所述邏輯信號導(dǎo)通或關(guān)斷。
其中,所述第二電流源的輸出電流大于所述第一電流源。
進一步地,所述箝位電路還包括:
至少一個二極管,串聯(lián)連接至所述第三晶體管的源極。
進一步地,所述第一晶體管和第二晶體管為N型晶體管,所述第一預(yù)定值被配置為使得所述第一晶體管和第二晶體管維持導(dǎo)通狀態(tài),所述第二預(yù)定值被配置為使得所述第一晶體管和第二晶體管維持關(guān)斷狀態(tài)。
進一步地,所述第一晶體管和第二晶體管為N型晶體管,所述第三晶體管的漏極連接至接地端,所述第四晶體管的漏極連接至上拉電源端。
進一步地,所述第一晶體管和第二晶體管為P型晶體管,所述第一預(yù)定值被配置為使得所述第一晶體管和第二晶體管維持關(guān)斷狀態(tài),所述第二預(yù)定值被配置為使得所述第一晶體管和第二晶體管維持導(dǎo)通狀態(tài)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于矽力杰半導(dǎo)體技術(shù)(杭州)有限公司,未經(jīng)矽力杰半導(dǎo)體技術(shù)(杭州)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811290979.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





