[發明專利]一種溝槽保護圈結構及其形成方法

在審

• 申請號: 201811289747.8
• 申請日: 2018-10-31
• 公開（公告）號: CN111128959A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768;H01L23/00
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 于寶慶;崔香丹

一種溝槽保護圈結構及其形成方法，形成方法包括：提供一基底，基底具有多個芯片區域，在相鄰芯片區域間設置保護圈區域；在保護圈區域內形成溝槽，在溝槽內形成字線結構，字線結構上表面不高于基底上表面；在基底上層疊狀設置多個金屬互連層，相鄰的金屬互連層之間設置金屬間介電層，于金屬間介電層內形成多個第一連接件連接相鄰的金屬互連層，最底層的金屬互連層與基底間設置層間介電層，于層間介電層中設置多個第二連接件，多個第二連接件中的至少一個使最底層的金屬互連層與字線結構連接，從而形成溝槽保護圈結構。本發明的方法形成的溝槽保護圈結構能夠減少字線通道的泄露路徑，同時能夠避免浮動節點電位浮動。

技術領域

本發明涉及半導體存儲器制造工藝。特別涉及內存組件裝置構造及流程。

背景技術

主芯片保護圈是晶元封裝和劃片的一道重要保護屏障。芯片保護圈可阻擋外界濕氣和應力對晶元造成的損傷，以實現良好的產品可靠性。傳統的保護圈由簡單硅襯底和其上金屬互連層及通道形成，類似于“墻”的結構。然而現有技術的芯片保護圈存在電泄露路徑和節點的電位浮動等問題，需要更好的解決方案。

發明內容

本發明提供一種溝槽保護圈結構及其形成方法，能夠減少保護圈結構的電泄露，同時也避免節點的電位浮動。

本發明提供一種溝槽保護圈結構的形成方法，包括：提供一基底，基底具有多個芯片區域，在相鄰芯片區域間設置保護圈區域。在保護圈區域內形成溝槽，在溝槽內形成字線結構，字線結構上表面不高于基底上表面。在基底上層疊狀設置多個金屬互連層，相鄰的金屬互連層之間設置金屬間介電層，于金屬間介電層內形成第一連接件連接相鄰的金屬互連層，最底層的金屬互連層與基底間設置層間介電層，于層間介電層中設置第二連接件，使最底層的金屬互連層與字線結構連接，從而形成溝槽保護圈結構。

在本發明的一些實施例中，保護圈區域中的溝槽內的字線結構電位接地。

在本發明的一些實施例中，溝槽保護圈結構中包含多個溝槽以及多個字線結構，溝槽的數量與字線結構的數量相同，且字線以及溝槽的數量為2或2的倍數。

在本發明的一些實施例中，最底層的金屬互連層與多個字線結構中的至少一個通過第二連接件相連接。

在本發明的一些實施例中，在保護圈區域內形成溝槽保護圈結構中各個部件的同時，在芯片區域內也形成對應相同或相似的部件，部件包括溝槽、字線結構、層間介電層、第二連接件、金屬互連層、金屬間介電層以及第一連接件。

在本發明的一些實施例中，保護圈區域內的金屬互連層、第一連接件、第二連接件以及字線結構與芯片區域內對應的相同或相似的部件互不相連。

本發明還提供一種溝槽保護圈結構，包括：基底、溝槽、字線結構、多個金屬互連層，金屬間介電層以及層間介電層。基底具有若干芯片區域以及位于相鄰芯片區域間的保護圈區域。溝槽位于保護圈區域中。字線結構位于溝槽中。多個金屬互連層位于基底上，呈層疊狀設置。金屬間介電層位于相鄰金屬互連層之間，其中金屬間介電層中具有第一連接件，第一連接件連接上下相鄰的金屬互連層。層間介電層位于最底層的金屬互連層與基底之間，其中層間介電層中具有第二連接件，第二連接件連接最底層金屬互連層和字線結構。

在本發明的一些實施例中，保護圈區域中的溝槽內的字線結構電位接地。

在本發明的一些實施例中，溝槽保護圈結構中包含多個溝槽以及多個字線結構，溝槽的數量與字線結構的數量相同，字線以及溝槽的數量為2或2的倍數。

在本發明的一些實施例中，最底層的金屬互連層與多個字線結構中的至少一個通過第二連接件相連接。

在本發明的一些實施例中，芯片區域包含與溝槽保護圈區域中對應相同或相似的各個部件，部件包括溝槽、字線結構、層間介電層、第二連接件、金屬互連層、金屬間介電層以及第一連接件。