[發明專利]具有金屬柵極的半導體器件結構及其制備方法

在審

• 申請號: 201811289422.X
• 申請日: 2018-10-31
• 公開（公告）號: CN111128889A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 平延磊;楊瑞鵬;肖德元
• 申請（專利權）人: 芯恩（青島）集成電路有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L29/49
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

1.一種具有金屬柵極的半導體器件結構的制備方法，其特征在于，所述具有金屬柵極的半導體器件結構的制備方法包括如下步驟：

1)提供一半導體襯底，所述半導體襯底包括PMOS區域及NMOS區域；

2)于所述半導體襯底的表面形成第一偽柵極結構、第二偽柵極結構及介質層；其中，所述第一偽柵極結構位于所述PMOS區域，所述第一偽柵極結構包括由下至上依次疊置的第一柵氧化層、第一柵間介電層及第一犧牲柵材料層；所述第二偽柵極結構位于所述NMOS區域，所述第二偽柵極結構包括由下至上依次疊置的第二柵氧化層、第二柵間介電層及第二犧牲柵材料層；所述介質層覆蓋所述PMOS區域及所述NMOS區域；

3)去除所述第一犧牲柵材料層以形成第一溝槽，于所述第一溝槽內依次形成第一功函數金屬層及第一隔離層，并于所述第一溝槽內形成第一導電層，所述第一柵氧化層、所述第一柵間介質層、所述第一功率數金屬層、所述第一隔離層及所述第一導電層共同構成第一金屬柵極；去除所述第二犧牲材料層以形成第二溝槽，于所述第二溝槽內依次形成第二功函數金屬層及第二隔離層，并于所述第二溝槽內形成第二導電層，所述第二柵氧化層、所述第二柵間介質層、所述第二功率數金屬層、所述第二隔離層及所述第二導電層共同構成第二金屬柵極；其中，所述第一導電層的材料及所述第二導電層的材料均包括鈷、鎳、含鈷化合物及含鎳化合物中的至少一種。

2.根據權利要求1所述的具有金屬柵極的半導體器件結構的制備方法，其特征在于，步驟3)包括如下步驟：

3-1)去除所述第一犧牲柵極材料層以形成所述第一溝槽；

3-2)于所述第一溝槽內及所述介質層的表面依次形成第一功率數金屬材料層及第一隔離材料層；

3-3)于所述第一溝槽內選擇性沉積形成第一導電材料層；

3-4)采用化學機械研磨工藝去除位于所述介質層表面上的所述第一功率數金屬材料層、所述第一隔離材料層及所述第一導電材料層，以形成所述第一功率數金屬層、所述第一隔離層及所述第一導電層；

3-5)去除所述第二犧牲材料層以形成第二溝槽；

3-6)于所述第二溝槽內及所述介質層的表面依次形成第二功率數金屬材料層及第二隔離材料層；

3-7)于所述第二溝槽內選擇性沉積第二導電材料層；

3-8)采用化學機械研磨工藝去除位于所述介質層表面上的所述第二功率數金屬材料層、所述第二隔離材料層及所述第二導電材料層，以形成所述第二功率數金屬材料層、所述第二隔離層及所述第二導電層。

3.根據權利要求2所述的具有金屬柵極的半導體器件結構的制備方法，其特征在于，

步驟3-2)與步驟3-3)之間還包括如下步驟：

于步驟3-2)所得結構的表面形成第一光刻膠層；

對所述第一光刻膠層進行圖形化處理，以于所述第一光刻膠層內形成第一開口，所述第一開口定義出第一互連通孔的形狀及位置；

依據所述第一光刻膠層依次刻蝕所述第一隔離材料層、所述第一功率數金屬材料層及所述NMOS區域的所述介質層，以形成所述第一互連通孔；

去除所述第一光刻膠層；

步驟3-3)中于所述第一溝槽內選擇性沉積形成所述第一導電材料層的同時于所述第一互連通孔內選擇性沉積形成第一互連材料層；步驟3-4)中，化學機械研磨工藝過程中還去除位于所述介質層表面上的所述第一互連材料層，以形成第一互連結構；

步驟3-6)與步驟3-7)之間還包括如下步驟：

于步驟3-6)所得結構的表面形成第二光刻膠層；

對所述第二光刻膠層進行圖形化處理，以于所述第二光刻膠層內形成第二開口，所述第二開口定義出第二互連通孔的形狀及位置；

依據所述第二光刻膠層依次刻蝕所述第二隔離材料層、所述第二功率數金屬材料層及所述PMOS區域的所述介質層，以形成所述第二互連通孔；

去除所述第二光刻膠層；

步驟3-7)中于所述第二溝槽內選擇性沉積第二導電材料層的同時于所述第二互連通孔內選擇性沉積形成第二互連材料層；步驟3-8)中，化學機械研磨工藝過程中還去除位于所述介質層表面上的所述第二互連材料層，以形成第二互連結構。