[發(fā)明專利]半導體器件的制作方法及CMOS圖像傳感器的制作方法

有效

• 申請?zhí)枺?/td>: 201811288623.8
• 申請日: 2018-10-31
• 公開（公告）號: CN109449079B
• 公開（公告）日: 2020-10-16
• 發(fā)明（設計）人: 林率兵;李全寶
• 申請（專利權）人: 豪威科技（上海）有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/266;H01L27/146
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發(fā)明提供了一種半導體器件的制作方法及CMOS圖像傳感器的制作方法，包括：提供一襯底，在襯底上形成圖形化的第一光阻；以圖形化的第一光阻為掩蔽層在襯底中注入第一類雜質離子；掩膜層填充并覆蓋第一光阻；反刻蝕掩膜層以暴露出第一光阻；去除圖形化的第一光阻，從而形成圖形化的掩膜層，以圖形化的掩膜層為掩蔽層在襯底中注入第二類雜質離子。本發(fā)明在注入第一類雜質離子后，保留第一光阻，通過掩膜層填充、反刻及去第一光阻實現(xiàn)第一光阻圖案的反轉，形成的圖形化的掩膜層即所需第二類雜質離子注入的掩蔽圖形，利用第一光阻反轉實現(xiàn)自對準可有效避免現(xiàn)有技術中兩次光刻之間的套刻偏移，降低對準工藝難度，提高離子注入的工藝精度。

技術領域

本發(fā)明涉及半導體技術領域，具體涉及一種半導體器件的制作方法及CMOS圖像傳感器的制作方法。

背景技術

半導體器件結構中，經常需要形成交替間隔分布的不同類型的雜質離子摻雜單元，如按一定規(guī)律分布的N型/P型間隔互補摻雜單元。例如，CMOS圖像傳感器的像素單元包含大量的N型摻雜單元，這些N型摻雜單元被P型摻雜單元隔離。目前，形成每種類型的雜質離子摻雜單元時都需要進行光刻(包括旋涂光阻、曝光、顯影等)、離子注入和去光阻工藝，實踐發(fā)現(xiàn)，先后兩次光刻的對準存在一定難度，易出現(xiàn)套準偏移問題，導致兩次離子注入出現(xiàn)偏差。

發(fā)明內容

本發(fā)明的目的在于降低對準工藝難度，提高離子注入的工藝精度。

為解決上述技術問題，本發(fā)明提供一種半導體器件的制作方法，包括：

提供一襯底；

在所述襯底上形成圖形化的第一光阻，所述圖形化的第一光阻具有第一開口；

以所述圖形化的第一光阻為掩蔽層在所述襯底中注入第一類雜質離子；

形成填充所述第一開口并覆蓋所述圖形化的第一光阻的掩膜層；

反刻蝕所述掩膜層以暴露出所述圖形化的第一光阻；

去除所述圖形化的第一光阻以形成圖形化的掩膜層，所述圖形化的掩膜層具有第二開口；

以所述圖形化的掩膜層為掩蔽層在所述襯底中注入第二類雜質離子；以及

去除所述圖形化的掩膜層。

優(yōu)選地，注入第一類雜質離子之后，形成掩膜層之前，還包括：去除部分圖形化的第一光阻，以使所述第一開口變寬。

優(yōu)選地，去除所述圖形化的第一光阻之后，注入第二類雜質離子之前，還包括：形成圖形化的第二光阻，所述圖形化的第二光阻覆蓋所述襯底的部分區(qū)域。

進一步地，所述圖形化的第二光阻還覆蓋所述掩膜層的部分區(qū)域。

優(yōu)選地，所述掩膜層的材料為旋涂玻璃或旋涂介電材料。

進一步地，形成所述旋涂玻璃的工藝包括旋涂和固化。

優(yōu)選地，所述第一類雜質離子是P型離子，所述第二類雜質離子是N型離子；或者，所述第一類雜質離子是N型離子，所述第二類雜質離子是P型離子。

本發(fā)明還提供一種CMOS圖像傳感器的制作方法，包括：

提供一襯底，所述襯底用于制作像素單元；

在所述襯底上形成圖形化的第一光阻；所述圖形化的第一光阻具有第一開口；

以所述圖形化的第一光阻為掩蔽層在所述襯底中注入第一類雜質離子，形成感光區(qū)；

形成填充所述第一開口并覆蓋所述圖形化的第一光阻的掩膜層；

反刻蝕所述掩膜層以暴露出所述圖形化的第一光阻；