[發(fā)明專利]絕緣體上硅襯底、半導(dǎo)體裝置及其制造方法有效
| 申請?zhí)枺?/td> | 201811278765.6 | 申請日: | 2018-10-30 |
| 公開(公告)號: | CN109727907B | 公開(公告)日: | 2021-07-27 |
| 發(fā)明(設(shè)計)人: | 吳政達(dá);曾國華;王志豪;杜友倫;喻中一 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人: | 蔣林清 |
| 地址: | 中國臺灣新竹市*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 絕緣體 襯底 半導(dǎo)體 裝置 及其 制造 方法 | ||
本發(fā)明實(shí)施例涉及絕緣體上硅襯底、半導(dǎo)體裝置及其制造方法。一種絕緣體上硅SOI襯底,其包含半導(dǎo)體襯底及多層多晶硅結(jié)構(gòu)。所述多層多晶硅結(jié)構(gòu)放置于所述半導(dǎo)體襯底上方。所述多層多晶硅結(jié)構(gòu)包含:多個多晶硅層,其彼此堆疊;及原生氧化物層,其在多晶硅層的各相鄰對之間。
技術(shù)領(lǐng)域
本發(fā)明實(shí)施例涉及絕緣體上硅襯底、半導(dǎo)體裝置及其制造方法。
背景技術(shù)
通過各種制造操作(例如沉積、光刻、蝕刻、植入或類似物)在半導(dǎo)體襯底上制造半導(dǎo)體裸片。近年來,已經(jīng)開發(fā)絕緣體上硅(SOI)襯底作為一替代襯底。SOI襯底具有通過絕緣層與底層處置硅晶片分離的裝置硅層的襯底。SOI襯底具有例如減小的寄生電容、減小的功率消耗、減小的電流泄漏及在更高溫下操作的增大能力的優(yōu)點(diǎn)。
處置硅晶片具有高電阻率,這允許滿足一些應(yīng)用要求(例如裝置間隔離、無源裝置質(zhì)量因數(shù)等)。歸因于處置硅晶片的低摻雜物,載子趨于鄰近處置硅晶片與絕緣層之間的介面累積。施加到上覆裝置的電壓可與累積的載子相互作用,從而劣化上覆裝置的性能。在一些應(yīng)用(例如RF應(yīng)用)中,RF信號可遭受串?dāng)_及非線性失真。
發(fā)明內(nèi)容
本發(fā)明的一實(shí)施例揭露一種絕緣體上硅(SOI)襯底,其包括:半導(dǎo)體襯底;及多層多晶硅結(jié)構(gòu),其在所述半導(dǎo)體襯底上方,所述多層多晶硅結(jié)構(gòu)包括:多個多晶硅層,其彼此堆疊;及原生氧化物層,其在所述多個多晶硅層的各相鄰對之間。
本發(fā)明的一實(shí)施例揭露一種半導(dǎo)體裝置,其包括:絕緣體上硅(SOI)襯底;及半導(dǎo)體組件,其在所述SOI襯底上方。所述絕緣體上硅(SOI)襯底包括:高電阻率處置襯底;多層富阱結(jié)構(gòu),其在所述高電阻率處置襯底上方;絕緣層,其在所述多層富阱結(jié)構(gòu)上方。其中,所述多層富阱結(jié)構(gòu)包括:多個富阱層,其彼此堆疊;及阻障層,其在所述多個富阱層的各相鄰對之間。
本發(fā)明的一實(shí)施例揭露一種用于制造絕緣體上硅(SOI)襯底的方法,其包括:接納半導(dǎo)體襯底;使多層多晶硅結(jié)構(gòu)形成于所述半導(dǎo)體襯底上方;及使埋入氧化物層及有源層形成于所述多層多晶硅結(jié)構(gòu)上方。其中,所述多層多晶硅結(jié)構(gòu)包括:多個多晶硅層,其彼此堆疊;及原生氧化物層,其在所述多個多晶硅層的各相鄰對之間。
附圖說明
在結(jié)合附圖閱讀時,從以下詳細(xì)描述最佳理解本揭露的實(shí)施例的方面。應(yīng)注意,根據(jù)產(chǎn)業(yè)中的標(biāo)準(zhǔn)實(shí)踐,各個結(jié)構(gòu)未按比例繪制。實(shí)際上,為了論述的清楚起見,可任意增大或減小各個結(jié)構(gòu)的尺寸。
圖1是繪示根據(jù)本揭露的一或多個實(shí)施例的各種方面的用于制造絕緣體上硅(SOI)襯底的方法的流程圖。
圖2是繪示根據(jù)本揭露的一或多個實(shí)施例的各種方面的用于制造多層多晶硅結(jié)構(gòu)的操作的流程圖。
圖3A、3B、3C、3D、3E、3F及3G是根據(jù)本揭露的一或多個實(shí)施例的制造絕緣體上硅(SOI)襯底的各種操作的一者處的示意圖。
圖4是根據(jù)本揭露的一些實(shí)施例的半導(dǎo)體裝置的示意圖。
具體實(shí)施方式
下列揭露提供用于實(shí)施所提供主題的不同裝置的許多不同實(shí)施例或?qū)嵗O挛拿枋鲈安贾玫奶囟▽?shí)例以簡化本揭露。當(dāng)然,這些僅為實(shí)例且不旨在限制。舉例來說,在下列描述中的第一裝置形成于第二裝置上方或上可包含其中所述第一裝置及所述第二裝置經(jīng)形成為直接接觸的實(shí)施例,且還可包含其中額外裝置可形成在所述第一裝置與所述第二裝置之間,使得所述第一裝置及所述第二裝置可不直接接觸的實(shí)施例。另外,本揭露可在各個實(shí)例中重復(fù)參考數(shù)字和/或字母。此重復(fù)是用于簡單及清楚的目的且本身并不指示所論述的各項實(shí)施例和/或配置之間的關(guān)系。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811278765.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





