[發明專利]半導體裝置以及半導體裝置的制造方法

在審

• 申請號: 201811275895.4
• 申請日: 2018-10-30
• 公開（公告）號: CN109727942A
• 公開（公告）日: 2019-05-07
• 發明（設計）人: 小汲泰一
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;李洋

本發明涉及半導體裝置以及半導體裝置的制造方法。本發明抑制由構成再布線的導電部件的局部電池效果所造成的過度的蝕刻。半導體裝置具備布線，該布線包括設置在半導體基板上的第一導電部件、和設置在第一導電部件的表面且離子化傾向比第一導電部件小的第二導電部件。第一導電部件的、第二導電部件側的第一面的寬度比第一導電部件的、上述半導體基板側的第二面的寬度窄。上述第二導電部件的寬度比第一導電部件的上述第一面中的寬度寬且比第一導電部件的第二面中的寬度窄。

技術領域

本發明涉及半導體裝置以及半導體裝置的制造方法。

背景技術

WL－CSP(晶圓級芯片尺寸封裝)是在晶圓工序中進行到再布線、 電極的形成、樹脂密封以及切割為止的半導體裝置的封裝技術。

例如，在專利文獻1中記載了與WL－CSP同樣地具備再布線的半導 體裝置的結構。在專利文獻1中記載了在形成于半導體基板上的絕緣膜上 設置有再布線的半導體裝置。

專利文獻1：日本特開2015－138874號公報

在WL－CSP中所使用的再布線一般由Cu膜構成。本發明人以降低 再布線的布線電阻為目的，進行了由包含Au膜以及Cu膜的層疊膜構成 再布線的嘗試。通過由包含Cu膜以及Au膜的層疊膜構成再布線，不僅 能夠實現再布線的低電阻化，還能夠抑制制造工序內的Cu膜的氧化。而 且，通過由Au膜構成再布線的最表面，從而能夠進行向再布線的接線鍵 合。由此，能夠根據用途而將同一芯片分開制成為WL－CSP以及通常的 封裝兩種。

構成再布線的Cu膜以及Au膜分別通過經由包含Cu的種子層進行通 電的電解電鍍方法而形成。本發明人發現了在由包含Cu膜以及Au膜的 層疊膜構成再布線的情況下，在用于除去種子層的蝕刻工序中，Au膜和 Cu膜產生局部電池效果，產生構成再布線的Cu膜被過度蝕刻這種現象。

在再布線的布線寬度較窄的情況下，由于局部電池效果所造成的Cu 膜的過度的蝕刻，Cu膜完全消失，Au有可能膜剝離。該情況下，剝離 的Au膜殘留在制造裝置內，也有可能附著于其它產品。即使在Cu膜沒 有完全消失的情況下，由于Cu膜的過度的蝕刻，成為再布線的基底的絕 緣膜與Cu膜的接觸面積變小，由此，再布線對絕緣膜的緊貼力降低，再 布線有可能從絕緣膜剝離。

另外，由于Au膜呈檐狀地覆蓋被過度蝕刻的Cu膜，所以不能夠通 過從上面的觀察來確認Cu膜的狀態。即，以往在制造工序中所實施的再 布線的完成情況確認的實施變得困難。

發明內容

本發明是鑒于上述的點而完成的，其目的在于抑制構成再布線的導電 部件的局部電池效果所造成的過度的蝕刻。

本發明所涉及的半導體裝置具備布線，上述布線包括設置在半導體基 板上的第一導電部件、和設置在上述第一導電部件的表面、且離子化傾向 比上述第一導電部件小的第二導電部件。上述第一導電部件在上述第二導 電部件側的第一面的寬度比上述第一導電部件在上述半導體基板側的第 二面的寬度窄。上述第二導電部件的寬度比上述第一導電部件的上述第一 面的寬度寬且比上述第一導電部件的上述第二面的寬度窄。

本發明所涉及的半導體裝置的制造方法包括：在半導體基板的表面形 成第一絕緣膜的工序；在第一絕緣膜的表面形成種子層的工序；利用經由 上述種子層來進行通電的電解電鍍方法在上述第一絕緣膜的表面形成第 一導電部件的工序；利用經由上述種子層進行通電的電解電鍍方法在上述 第一導電部件的表面中在上述第一導電部件的內側形成第二導電部件的 工序，上述第二導電部件具有比上述第一導電部件的寬度窄的寬度且離子 化傾向比上述第一導電部件小；以及通過蝕刻將上述種子層除去的工序。

根據本發明，能夠抑制由構成再布線的導電部件的局部電池效果所造 成的過度的蝕刻。

附圖說明

圖1A是表示本發明的實施方式所涉及的半導體裝置具備的再布線的 形成區域的結構的俯視圖。