[發明專利]MOS晶體管的制造方法

有效

• 申請號: 201811267610.2
• 申請日: 2018-10-29
• 公開（公告）號: CN109473357B
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 陳品翰
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L29/78;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種MOS晶體管的制造方法，包括步驟：步驟一、在半導體襯底表面的第二導電類型阱的表面形成柵極結構；步驟二、進行輕摻雜漏站點工藝，包括如下分步驟：步驟21、進行非結晶離子注入；步驟22、進行兩次以上的碳離子注入，調節各次碳離子注入的注入角度和注入深度，從而保證各深度處的碳阻擋區的第一側都位于后續形成的口袋注入區的第一側的內側，減少或防止口袋注入區的雜質向溝道側的第二導電類型阱中擴散。步驟23、進行口袋離子注入形成口袋注入區。步驟24、進行輕摻雜漏注入。本發明能減少或防止口袋注入區的雜質向溝道側的阱中擴散從而減少或防止對溝道產生不利影響，抑制溝道中的摻雜的隨機波動，提高器件的穩定性。

技術領域

本發明涉及一種半導體集成電路制造方法，特別涉及一種MOS晶體管的制造方法。

背景技術

如圖1所示，是現有MOS晶體管的制造方法形成的器件結構圖，現有MOS晶體管的制造方法包括如下步驟：

步驟一、在半導體襯底表面形成有第二導電類型阱101，在所述第二導電類型阱101的表面形成柵極結構，被所述柵極結構所覆蓋區域的所述第二導電類型阱101表面用于形成溝道。

所述半導體襯底為硅襯底。

步驟二、進行輕摻雜漏站點工藝，包括如下分步驟：

步驟21、進行非結晶離子注入形成硅非晶化區104。

所述非結晶離子注入的注入雜質為硅或鍺。

步驟22、進行一次碳離子注入形成碳阻擋區106。

步驟23、進行口袋離子注入形成所述口袋注入區107。

步驟24、進行輕摻雜漏注入形成輕摻雜漏區105。

所述輕摻雜漏區105的深度大于所述硅非晶化區104的深度，所述口袋注入區107的深度大于所述輕摻雜漏區105的深度。

所述非結晶離子注入、所述碳離子注入、所述口袋離子注入和所述輕摻雜漏注入都和所述柵極結構的側面自對準。

還包括如下步驟：

步驟三、在所述柵極結構的側面形成側墻。

步驟四、以所述側墻的側面為自對準條件進行源漏注入在所述柵極結構的兩側形成源區108a和漏區108b。

MOS晶體管為NMOS管，所述第二導電類型為P型，所述口袋離子注入的注入雜質為P型雜質，所述輕摻雜漏注入的注入雜質為N型雜質，所述源漏注入的注入雜質為N型雜質。也能為：MOS晶體管為PMOS管，所述第二導電類型為N型，所述口袋離子注入的注入雜質為N型雜質，所述輕摻雜漏注入的注入雜質為P型雜質，所述源漏注入的注入雜質為P型雜質。

圖1中的，所述柵極結構由柵介質層102和多晶硅柵103疊加而成。

MOS晶體管為28nm以下工藝節點的HKMG類型器件，步驟一中的所述柵極結構為偽柵，所述偽柵在所述源區108a和所述漏區108b形成之后被去除，之后在所述偽柵的去除區域形成HKMG。

HKMG由高介電常數層組成柵介質層102和金屬柵疊加而成。

所述高介電常數層的材料包括二氧化硅，氮化硅，三氧化二鋁，五氧化二鉭，氧化釔，硅酸鉿氧化合物，二氧化鉿，氧化鑭，二氧化鋯，鈦酸鍶，硅酸鋯氧化合物。

所述金屬柵的材料為Al。

也能為：MOS晶體管為28nm以下工藝節點的LP類型器件即28LP類型器件，此時，所述柵介質層102為氮氧化硅層。