[發明專利]MOS晶體管的制造方法

有效

• 申請號: 201811267610.2
• 申請日: 2018-10-29
• 公開（公告）號: CN109473357B
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 陳品翰
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L29/78;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種MOS晶體管的制造方法，其特征在于，包括如下步驟：

步驟一、在半導體襯底表面形成有第二導電類型阱，在所述第二導電類型阱的表面形成柵極結構，被所述柵極結構所覆蓋區域的所述第二導電類型阱表面用于形成溝道；

步驟二、進行輕摻雜漏站點工藝，包括如下分步驟：

步驟21、進行非結晶離子注入形成硅非晶化區；

步驟22、進行碳離子注入形成碳阻擋區，所述碳離子注入的次數至少包括兩次，調節各次碳離子注入的注入角度和注入深度來調節所述碳阻擋區的深度以及各深度處的所述碳阻擋區的第一側向所述柵極結構內側延伸的橫向距離，并保證后續形成的口袋注入區位于所述碳阻擋區的深度范圍內且在各所述深度處所述碳阻擋區的第一側都位于所述口袋注入區的第一側的內側，減少或防止所述口袋注入區的第一側向所述柵極結構所覆蓋區域的所述第二導電類型阱中擴散并進而減少或防止對溝道產生不利影響；

步驟22中所述碳離子注入的次數為兩次，第一次碳離子注入的注入深度大于第二次碳離子注入的注入深度以及所述第一次碳離子注入的注入角度小于所述第二次碳離子注入的注入角度；

步驟23、進行口袋離子注入形成所述口袋注入區；

步驟24、進行輕摻雜漏注入形成輕摻雜漏區；

還包括如下步驟：

步驟三、在所述柵極結構的側面形成側墻；

步驟四、以所述側墻的側面為自對準條件進行源漏注入在所述柵極結構的兩側形成源區和漏區，所述源區和所述漏區的深度大于所述碳阻擋區的深度。

2.如權利要求1所述的MOS晶體管的制造方法，其特征在于：所述半導體襯底為硅襯底。

3.如權利要求2所述的MOS晶體管的制造方法，其特征在于：所述非結晶離子注入的注入雜質為硅或鍺。

4.如權利要求1所述的MOS晶體管的制造方法，其特征在于：所述輕摻雜漏區的深度大于所述硅非晶化區的深度，所述口袋注入區的深度大于所述輕摻雜漏區的深度。

5.如權利要求1所述的MOS晶體管的制造方法，其特征在于：所述非結晶離子注入、所述碳離子注入、所述口袋離子注入和所述輕摻雜漏注入都和所述柵極結構的側面自對準。

6.如權利要求1所述的MOS晶體管的制造方法，其特征在于：MOS晶體管為NMOS管，所述第二導電類型為P型，所述口袋離子注入的注入雜質為P型雜質，所述輕摻雜漏注入的注入雜質為N型雜質，所述源漏注入的注入雜質為N型雜質。

7.如權利要求1所述的MOS晶體管的制造方法，其特征在于：MOS晶體管為PMOS管，所述第二導電類型為N型，所述口袋離子注入的注入雜質為N型雜質，所述輕摻雜漏注入的注入雜質為P型雜質，所述源漏注入的注入雜質為P型雜質。

8.如權利要求1所述的MOS晶體管的制造方法，其特征在于：所述柵極結構由柵介質層和多晶硅柵疊加而成。

9.如權利要求8所述的MOS晶體管的制造方法，其特征在于：MOS晶體管為28nm以下工藝節點的LP類型器件，所述柵介質層為氮氧化硅層。

10.如權利要求8所述的MOS晶體管的制造方法，其特征在于：MOS晶體管為28nm以下工藝節點的HKMG類型器件，步驟一中的所述柵極結構為偽柵，所述偽柵在所述源區和所述漏區形成之后被去除，之后在所述偽柵的去除區域形成HKMG。

11.如權利要求10所述的MOS晶體管的制造方法，其特征在于：HKMG由高介電常數層組成柵介質層和金屬柵疊加而成。

12.如權利要求11所述的MOS晶體管的制造方法，其特征在于：所述高介電常數層的材料選自二氧化硅，氮化硅，三氧化二鋁，五氧化二鉭，氧化釔，硅酸鉿氧化合物，二氧化鉿，氧化鑭，二氧化鋯，鈦酸鍶，硅酸鋯氧化合物。

13.如權利要求11所述的MOS晶體管的制造方法，其特征在于：所述金屬柵的材料為Al。