[發明專利]NMOS管及其制造方法

在審

• 申請號: 201811267159.4
• 申請日: 2018-10-29
• 公開（公告）號: CN109473480A
• 公開（公告）日: 2019-03-15
• 發明（設計）人: 陳品翰
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L27/092;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種NMOS管，其特征在于，包括：

在硅襯底的表面形成有P阱；

在所述P阱表面形成有柵極結構，被所述柵極結構覆蓋的所述P阱表面用于形成溝道；

在所述柵極結構的兩側的所述P阱中形成有凹槽；

在所述凹槽中嵌入式外延層，所述嵌入式外延層包括：

形成于所述凹槽的內側表面的硅種子層，將所述凹槽填充的硅磷主體層，位于所述硅磷主體層和所述硅種子層之間的屏蔽層，突出到所述凹槽頂部的硅蓋帽層；

所述硅蓋帽層將所述硅種子層、所述硅磷主體層和所述屏蔽層的表面覆蓋；

所述硅磷主體層具有磷重摻雜的結構，所述屏蔽層用于減少所述嵌入式外延層的磷向周側的所述P阱中外擴的數量從而減少并防止外擴的磷對的所述溝道的影響，從而能改善器件的短溝道效應并從而改善器件的穩定度。

2.如權利要求1所述的NMOS管，其特征在于：所述柵極結構為HKMG；在所述柵極結構兩側的所述嵌入式外延層中形成有由N+區組成的源區和漏區。

3.如權利要求1所述的NMOS管，其特征在于：所述屏蔽層的材料為碳化硅。

4.如權利要求2所述的NMOS管，其特征在于：所述柵極結構由偽柵結構定義，所述偽柵結構在所述源區和所述漏區形成之后去除，并在所述偽柵結構去除的區域中形成所述柵極結構；

所述偽柵結構包括形成于所述P阱表面的第一柵介質層和多晶硅偽柵。

5.如權利要求4所述的NMOS管，其特征在于：所述凹槽自對準定義于所述多晶硅偽柵的兩側，所述源區和所述漏區自對準定義于所述多晶硅偽柵的兩側。

6.如權利要求1或5所述的NMOS管，其特征在于：所述凹槽的兩側面都呈“∑”形。

7.如權利要求4所述的NMOS管，其特征在于：在所述偽柵結構的兩側形成有氮化硅側墻。

8.如權利要求1所述的NMOS管，其特征在于：在所述硅襯底上還同時集成有PMOS管，所述NMOS管的溝道的長度為28nm以下。

9.一種NMOS管的制造方法，其特征在于，包括如下步驟：

步驟一、提供表面形成有P阱的硅襯底，在所述P阱的表面形成偽柵結構，所述偽柵結構所覆蓋區域的所述P阱表面用于形成溝道；

步驟二、對所述偽柵結構兩側的所述P阱中的硅進行刻蝕形成凹槽；

步驟三、在所述凹槽中形成嵌入式外延層，包括如下分步驟：

步驟31、在所述凹槽的內側表面形成硅種子層；

步驟32、在所述硅種子層表面形成屏蔽層；

步驟33、形成硅磷主體層將所述凹槽填充；

步驟34、形成硅蓋帽層，所述硅蓋帽層將所述硅種子層、所述硅磷主體層和所述屏蔽層的表面覆蓋且所述硅蓋帽層突出到所述凹槽頂部；

所述硅磷主體層具有磷重摻雜的結構，所述屏蔽層用于減少所述嵌入式外延層的磷向周側的所述P阱中外擴的數量從而減少并防止外擴的磷對的所述溝道的影響，從而能改善器件的短溝道效應并從而改善器件的穩定度；

步驟四、在所述偽柵結構的兩側的所述嵌入式外延層中進行自對準的N+離子注入形成源區和漏區；

步驟五、去除所述偽柵結構，在所述偽柵結構去除區域中形成NMOS管的柵極結構。

10.如權利要求9所述的NMOS管的制造方法，其特征在于：所述柵極結構為HKMG。

11.如權利要求10所述的NMOS管的制造方法，其特征在于：所述偽柵結構包括形成于所述P阱表面的第一柵介質層和多晶硅偽柵。

12.如權利要求9所述的NMOS管的制造方法，其特征在于：所述凹槽自對準定義于所述多晶硅偽柵的兩側。

13.如權利要求9或12所述的NMOS管的制造方法，其特征在于：所述凹槽的兩側面都呈“∑”形。