[發明專利]一種基于FPGA的圖像壓縮控制器

在審

• 申請號: 201811262565.1
• 申請日: 2018-10-27
• 公開（公告）號: CN109379597A
• 公開（公告）日: 2019-02-22
• 發明（設計）人: 田野;王勝男;李偉楠;楊偉光;朱予辰
• 申請（專利權）人: 北京控制與電子技術研究所
• 主分類號: H04N19/42
• 分類號: H04N19/42
• 代理公司: 中國航天科工集團公司專利中心 11024
• 代理人: 葛鵬

本發明公開了一種基于FPGA的圖像壓縮控制器，包括：數字信號處理器接口模塊(1)、時鐘生成模塊(2)、寄存器配置模塊(3)、圖像壓縮芯片初始化模塊(4)、原始數據發送模塊(5)以及壓縮數據接收模塊(6)。數字信號處理器接口模塊(1)實現與數字信號處理器通訊，時鐘生成模塊(2)為數字信號處理器接口模塊提供工作時鐘，寄存器配置模塊(3)確定數字信號處理器接口模塊工作模式，圖像壓縮芯片初始化模塊(4)使壓縮芯片進入圖像壓縮狀態、原始數據發送模塊(5)將圖像數據發送給圖像壓縮芯片，壓縮數據接收模塊(6)接收壓縮芯片發送的壓縮數據。本發明提高了圖像壓縮效率和可靠性。

技術領域

本發明涉及一種一種圖像壓縮控制器，特別是一種基于FPGA的圖像壓縮控制器。

背景技術

隨著空間技術的發展,特別是太空軍事技術的發展，遙感成像傳感器的空間分辨率飛速提高，空間遙感圖像的數據量也因此呈幾何級數增加。對信息數據的存儲和傳輸提出了更高的要求，也給現有的有限帶寬以嚴峻的考驗，特別是具有龐大數據量的數字圖像通信，更難以傳輸和存儲，圖像的大數據量與傳輸帶寬的矛盾越來越突出，這已成為制約空間遙感圖像分辨率提高的瓶頸.為滿足遙感圖像數據的空間傳輸和存儲要求,對高分辨率遙感圖像產生的數據進行實時壓縮勢在必行。

以往圖像壓縮是通過數字信號處理器通過軟件算法實現圖像壓縮，圖像壓縮耗時較長，且圖像壓縮比、壓縮方法單一，在圖像實時壓縮和傳輸方面具有很大的局限性和不足。

隨著圖像壓縮技術的發展，出現了很多專用圖像壓縮芯片，如AD公司推出的JPEG2000專用壓縮巧片ADV212。該芯片具有實時性好，操作靈活，速度快、可靠性高、壓縮比可以靈活調整等優點，很好地解決了無線傳輸帶寬較小與原始圖像數據較大之間的矛盾。基于FPGA的圖像壓縮控制器能夠根據使用環境、場景對配置寄存器參數進行更改實現，提高基于FPGA的圖像壓縮控制器圖像壓縮效率和適應性的同時降低了使用難度。

發明內容

本發明目的在于提供一種基于FPGA的圖像壓縮控制器，解決數字信號處理器DSP與圖像壓縮芯片之間的硬件信號不匹配問題。

一種基于FPGA的圖像壓縮控制器，包括:數字信號處理器接口模塊、時鐘生成模塊、寄存器配置模塊、圖像壓縮芯片初始化模塊、原始數據發送模塊以及壓縮數據接收模塊。時鐘生成模塊時鐘信號輸出端分別與數字信號處理接口模塊時鐘輸入端、寄存器配置模塊時鐘輸入端、圖像壓縮芯片初始化模塊時鐘輸入端、原始數據發送模塊時鐘輸入端和壓縮數據接收模塊時鐘輸入端連接；數字信號處理器接口模塊數據輸入輸出端與寄存器配置模塊數據輸入輸出端連接；寄存器配置模塊初始化信號輸出端與圖像壓縮芯片初始化模塊輸入端連接；寄存器配置模塊圖像輸出端與原始數據發送模塊圖像輸入端連接；壓縮數據接收模塊壓縮數據輸出端與寄存器配置模塊圖像輸入端連接。

數字信號處理器接口模塊功能：實現圖像壓縮控制器與數字信號處理器DSP數據總線、地址總線及控制總線的硬件連接，接收數字信號處理器發送的配置參數、命令、數據，并放入寄存器配置模塊相應寄存器中。

時鐘生成模塊的功能為：為圖像壓縮芯片ADV212提供基礎時鐘，確保ADV212工作正常。同時，為各模塊提供時鐘，保證其他模塊與圖像壓縮芯片工作速率匹配。

寄存器配置模塊的功能為：接收并存放由數字信號處理器DSP發送的配置參數、命令、數據，同時將配置參數及命令傳送給圖像壓縮芯片初始化模塊，實現對壓縮芯片ADV212的初始化配置工作。記錄圖像壓縮芯片ADV212芯片初始化情況，壓縮數據接收情況，并傳送給數字信號處理器DSP。

圖像壓縮芯片初始化模塊的功能為：接收由寄存器配置模塊傳送過來的配置參數、命令，產生并輸出圖像壓縮芯片ADV212的硬件時序信號，對ADV212進行初始化配置。監測ADV212芯片發送的初始化完畢信號，并告知寄存器配置模塊初始化情況。