[發明專利]一種基于FPGA的圖像壓縮控制器

在審

• 申請號: 201811262565.1
• 申請日: 2018-10-27
• 公開（公告）號: CN109379597A
• 公開（公告）日: 2019-02-22
• 發明（設計）人: 田野;王勝男;李偉楠;楊偉光;朱予辰
• 申請（專利權）人: 北京控制與電子技術研究所
• 主分類號: H04N19/42
• 分類號: H04N19/42
• 代理公司: 中國航天科工集團公司專利中心 11024
• 代理人: 葛鵬

1.一種基于FPGA的圖像壓縮控制器，其特征在于包括：數字信號處理器接口模塊(1)、時鐘生成模塊(2)、寄存器配置模塊(3)、圖像壓縮芯片初始化模塊(4)、原始數據發送模塊(5)以及壓縮數據接收模塊(6)；時鐘生成模塊(2)時鐘信號輸出端分別與數字信號處理接口模塊(1)時鐘輸入端、寄存器配置模塊(3)時鐘輸入端、圖像壓縮芯片初始化模塊(4)時鐘輸入端、原始數據發送模塊(5)時鐘輸入端和壓縮數據接收模塊(6)時鐘輸入端連接；數字信號處理器接口模塊(1)數據輸入輸出端與寄存器配置模塊(3)數據輸入輸出端連接；寄存器配置模塊(3)初始化信號輸出端與圖像壓縮芯片初始化模塊(4)輸入端連接；寄存器配置模塊(3)圖像輸出端與原始數據發送模塊(5)圖像輸入端連接；壓縮數據接收模塊(6)壓縮數據輸出端與寄存器配置模塊(3)圖像輸入端連接；

時鐘生成模塊(2)輸出時鐘信號給數字信號處理接口模塊(1)、寄存器配置模塊(3)、圖像壓縮芯片初始化模塊(4)、原始數據發送模塊(5)和壓縮數據接收模塊(6)作為工作時鐘；數字信號處理器接口模塊(1)將芯片初始化配置數據和原始圖像數據發送給寄存器配置模塊(3)；寄存器配置模塊(3)將配置數據發送給圖像壓縮芯片初始化模塊(4)完成壓縮芯片初始化；寄存器配置模塊(3)將原始圖像數據發送給原始數據發送模塊(5)，啟動圖像壓縮；壓縮數據接收模塊(6)將接收的壓縮數據發送給寄存器配置模塊(3)；寄存器配置模塊(3)再將壓縮數據發送給數字信號處理器接口模塊(1)完成圖像壓縮。

2.根據權利要求1所述的一種基于FPGA的圖像壓縮控制器，其特征在于所述數字信號處理器接口模塊(1)的功能為：實現圖像壓縮控制器與數字信號處理器DSP數據總線、地址總線及控制總線的連接，接收數字信號處理器發送的配置參數、命令和數據，并放入寄存器配置模塊(3)中相應寄存。

3.根據權利要求1所述的一種基于FPGA的圖像壓縮控制器，其特征在于所述時鐘生成模塊(2)的功能為：為數字信號處理接口模塊(1)和寄存器配置模塊(3)提供基礎時鐘；同時，為ADV212提供時鐘，保證數字信號處理接口模塊(1)、寄存器配置模塊(3)與圖像壓縮芯片工作速率匹配。

4.根據權利要求1所述的一種基于FPGA的圖像壓縮控制器，其特征在于所述寄存器配置模塊(3)的功能為：接收并存放由數字信號處理器DSP發送的配置參數、命令和數據，同時將配置參數及命令傳送給圖像壓縮芯片初始化模塊(4)，實現對壓縮芯片ADV212的初始化配置工作；記錄圖像壓縮芯片ADV212芯片初始化情況和壓縮數據接收情況，并傳送給數字信號處理器DSP。

5.根據權利要求1所述的一種基于FPGA的圖像壓縮控制器，其特征在于所述圖像壓縮芯片初始化模塊(4)的功能為：接收由寄存器配置模塊傳送過來的配置參數和命令，產生并輸出圖像壓縮芯片ADV212的硬件時序信號，對ADV212進行初始化配置；監測ADV212芯片發送的初始化完畢信號，并告知寄存器配置模塊(3)初始化情況。

6.根據權利要求1所述的一種基于FPGA的圖像壓縮控制器，其特征在于所述原始數據發送模塊(5)的功能為：按照圖像壓縮芯片ADV212的硬件時序信號，產生相應的控制信號，將原始圖像發送給ADV212芯片。

7.根據權利要求1所述的一種基于FPGA的圖像壓縮控制器，其特征在于所述壓縮數據接收模塊(6)的功能為：隨時監測ADV212壓縮數據發送請求信號，產生接收數據所需要的硬件時序信號，接收壓縮圖像數據。