[發明專利]扇出型天線封裝結構及封裝方法

在審

• 申請號: 201811259793.3
• 申請日: 2018-10-26
• 公開（公告）號: CN111106075A
• 公開（公告）日: 2020-05-05
• 發明（設計）人: 陳彥亨;林正忠
• 申請（專利權）人: 中芯長電半導體（江陰）有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56;H01L23/498;H01Q1/22
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供一種扇出型天線封裝結構及封裝方法，所述扇出型天線封裝方法中，將半導體芯片的正面接合于分離層的上表面；采用封裝層包覆半導體芯片的側面及底面；基于分離層，分離封裝層，以顯露半導體芯片的正面；重新布線層與半導體芯片電連接；于重新布線層的上表面形成堆疊設置的至少兩層天線結構，天線結構與重新布線層電連接；貫穿封裝層形成通孔，通孔顯漏重新布線層中的金屬布線層；通過通孔，形成與金屬布線層電連接的金屬凸塊。可降低生產成本，形成堆疊設置的具有多層天線結構及高整合性的扇出型天線封裝結構；通過位于重新布線層兩側的天線結構及半導體芯片，提高扇出型天線封裝結構性能。

技術領域

本發明屬于半導體封裝技術領域，涉及一種扇出型天線封裝結構及封裝方法。

背景技術

更低成本、更可靠、更快及更高密度的電路是集成電路封裝追求的目標。在未來，集成電路封裝將通過不斷減小特征尺寸來提高各種電子元器件的集成密度。目前，常用的封裝方法包括：晶圓級芯片規模封裝(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圓級封裝(Fan-Out Wafer Level Package，FOWLP)，倒裝芯片(Flip Chip)，疊層封裝(Package on Package，POP)等等。其中，FOWLP由于其輸入/輸出端口(I/O)較多、集成靈活性較好，已成為目前較為常用的封裝方法之一。

隨著高科技電子產品的普及以及人們需求的增加，特別是為了配合移動的需求，大多高科技電子產品都增加了無線通訊的功能。

一般來說，現有的天線結構通常是將天線直接制作于電路板的表面，這種做法會讓天線占據額外的電路板面積，整合性較差、成本較高。對于各種高科技電子產品而言，若將天線直接制作于電路板的表面，將需要具有較大體積的電路板，從而使得高科技電子產品也占據較大的體積，這與人們對高科技電子產品的小型化、便捷式的需求相違背，因此，如何減小天線封裝結構的體積、提高天線封裝結構的整合性能及降低生產成本，將是這些電子裝置所需克服的問題。

鑒于此，有必要設計一種新型的扇出型天線封裝結構及封裝方法，用于解決天線封裝結構的上述問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種扇出型天線封裝結構及封裝方法，用于解決現有技術中天線封裝結構體積大、整合性能低及生產成本高的封裝問題。

為實現上述目的及其他相關目的，本發明提供一種扇出型天線封裝方法，包括以下步驟：

提供支撐基底，于所述支撐基底上形成分離層；

提供半導體芯片，將所述半導體芯片的正面接合于所述分離層的上表面；

采用封裝層包覆所述半導體芯片的側面及底面，所述封裝層包括與所述分離層相接觸的第一面及相對的第二面；

基于所述分離層，分離所述封裝層，以顯露所述半導體芯片的正面；

于所述封裝層的第一面上形成重新布線層，且所述重新布線層與所述半導體芯片電連接；

于所述重新布線層的上表面形成堆疊設置的至少兩層天線結構，所述天線結構與所述重新布線層電連接；

貫穿所述封裝層形成通孔，所述通孔顯漏所述重新布線層中的金屬布線層；

通過所述通孔，形成與所述金屬布線層電連接的金屬凸塊。

可選地，所述重新布線層的上表面包括堆疊設置的N層所述天線結構，其中N≥3。

可選地，所述分離層包括在加熱或光照下粘度降低的膠帶。

可選地，形成的扇出型天線封裝結構的翹曲度的范圍包括0.1mm～3.0mm。

可選地，形成所述通孔的方法包括激光鉆孔法及干法刻蝕中的一種或組合。