[發(fā)明專利]回聲狀態(tài)神經(jīng)網(wǎng)絡(luò)輸出軸突電路

有效

• 申請?zhí)枺?/td>: 201811255479.8
• 申請日: 2018-10-26
• 公開（公告）號: CN109376853B
• 公開（公告）日: 2021-09-24
• 發(fā)明（設(shè)計）人: 廖永波;李紅梅;李文昌
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 成都惠迪專利事務(wù)所(普通合伙) 51215
• 代理人: 劉勛

回聲狀態(tài)神經(jīng)網(wǎng)絡(luò)輸出軸突電路，涉及神經(jīng)網(wǎng)絡(luò)技術(shù)。本發(fā)明包括：時鐘信號輸入端，X向量寄存器，第一計數(shù)器，第一控制模塊，第二控制模塊，第一乘法器，使能信號生成器，逆矩陣運(yùn)算器，B矩陣緩存器，Y向量寄存器，第二計數(shù)器，第三控制模塊，第四控制模塊，第二乘法器，矩陣乘法器，所述第一控制模塊、第二控制模塊、第三控制模塊、第四控制模塊用于從與其輸入端連接的向量寄存器中提取序號與其控制端輸入值相同的元素。采用本發(fā)明的技術(shù)，位權(quán)的計算是基于專利提出電路的方式計算的，輸入數(shù)據(jù)、計算單元、存儲長度和運(yùn)算能力均在該電路中確定，所以通過該電路運(yùn)算得到的位權(quán)值是直接跟硬件神經(jīng)網(wǎng)絡(luò)相匹配的，解決了軟硬件不匹配的風(fēng)險。

技術(shù)領(lǐng)域

本發(fā)明涉及神經(jīng)網(wǎng)絡(luò)技術(shù)。

背景技術(shù)

回聲狀態(tài)網(wǎng)絡(luò)架構(gòu)描述為圖1，圖中圓形表示存儲單元，方形表示模塊。每時刻外部輸入教師信號對(u1～uL，y1～yM)，教師信號為向量，分別存入U單元和Y單元，隨機(jī)數(shù)發(fā)生器模塊隨機(jī)生成輸入權(quán)值矩陣、reservoir權(quán)值矩陣和反饋權(quán)值矩陣，分別存入Win單元、W單元、Wback單元，以便后續(xù)調(diào)用。Reservoir 模塊計算網(wǎng)絡(luò)的中間層狀態(tài)值x1～xK并存入X單元。訓(xùn)練模塊進(jìn)行輸出權(quán)值的計算并送入Wout單元。yy1～yyM表示網(wǎng)絡(luò)實(shí)際輸出向量。

現(xiàn)有技術(shù)中，通用的位權(quán)確認(rèn)方式是通過CPU或者GPU對確認(rèn)的應(yīng)用進(jìn)行計算，然后把計算出來的位權(quán)值寫入硬件神經(jīng)網(wǎng)絡(luò)中，這種方法受到硬件神經(jīng)網(wǎng)絡(luò)可配置位權(quán)的存儲位長度和硬件的浮點(diǎn)運(yùn)算位長所限制，具有軟硬件接口不匹配的風(fēng)險。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種硬件方式實(shí)現(xiàn)的回聲狀態(tài)神經(jīng)網(wǎng)絡(luò)輸出軸突電路，其具有高可靠性和高效率的特點(diǎn)。

本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，回聲狀態(tài)神經(jīng)網(wǎng)絡(luò)輸出軸突電路，其特征在于，包括下述單元：

時鐘信號輸入端，用于接收時鐘信號；

X向量寄存器，用于存儲維數(shù)為K的X向量；

第一計數(shù)器，其輸入端連接時鐘信號輸入端，第一計數(shù)器具有i值輸出端和 j值輸出端，用于收到時鐘觸發(fā)信號時輸出i值和j值；

所述i值初始值為1，并以K值為一個周期，i值隨每一個時鐘觸發(fā)信號循環(huán)增1直至i ＝K；

所述j值初始值為1，并當(dāng)每一次i值等于K時j值增1直至j＝K；

第一控制模塊，其輸入端接X向量寄存器，其控制端接i值輸出端，其輸出端接第一緩存器；

第二控制模塊，其輸入端接X向量寄存器，其控制端接j值輸出端，其輸出端接第二緩存器；

第一乘法器，其兩個輸入端分別接第一緩存器和第二緩存器，其輸出端接D 矩陣緩存器；

使能信號生成器，與i值輸出端和j值輸出端連接，其輸出端接逆矩陣運(yùn)算器的使能端，用于在i＝K和j＝K 時向逆矩陣運(yùn)算器輸出使能信號；

逆矩陣運(yùn)算器，用于在接收到使能信號時對D緩存器存儲的矩陣作求逆運(yùn)算；

B矩陣緩存器，與逆矩陣運(yùn)算器的輸出端連接，用于存儲逆矩陣運(yùn)算器的輸出；

Y向量寄存器，用于存儲維數(shù)為M的Y向量；

第二計數(shù)器，其輸入端連接時鐘信號輸入端，第二計數(shù)器具有h值輸出端和 g值輸出端；用于收到時鐘觸發(fā)信號時輸出h 值和g 值；

所述h值初始值為1，并以M值為一個周期，h值隨每一個時鐘觸發(fā)信號循環(huán)增1直至h ＝M；

所述g值初始值為1，并當(dāng)每一次h值等于M時g值增1直至g＝M ；

第三控制模塊，其輸入端接X向量寄存器，其控制端接h值輸出端，其輸出端接第三緩存器；