[發明專利]回聲狀態神經網絡輸出軸突電路有效
| 申請號： | 201811255479.8 | 申請日： | 2018-10-26 |
| 公開（公告）號： | CN109376853B | 公開（公告）日： | 2021-09-24 |
| 發明（設計）人： | 廖永波;李紅梅;李文昌 | 申請（專利權）人： | 電子科技大學 |
| 主分類號： | G06N3/063 | 分類號： | G06N3/063 |
| 代理公司： | 成都惠迪專利事務所(普通合伙) 51215 | 代理人： | 劉勛 |
| 地址： | 610000 四川*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 回聲 狀態 神經網絡 輸出 軸突 電路 | ||
1.回聲狀態神經網絡輸出軸突電路，其特征在于，包括下述單元：
時鐘信號輸入端，用于接收時鐘信號；
X向量寄存器，用于存儲維數為K的X向量；
第一計數器，其輸入端連接時鐘信號輸入端，第一計數器具有i值輸出端和j值輸出端，用于收到時鐘觸發信號時輸出i值和j值；
所述i值初始值為1，并以K值為一個周期，i值隨每一個時鐘觸發信號循環增1直至i ＝K ；
所述j值初始值為1，并當每一次i值等于K時j值增1直至j＝K；
第一控制模塊，其輸入端接X向量寄存器，其控制端接i值輸出端，其輸出端接第一緩存器；
第二控制模塊，其輸入端接X向量寄存器，其控制端接j值輸出端，其輸出端接第二緩存器；
第一乘法器，其兩個輸入端分別接第一緩存器和第二緩存器，其輸出端接D矩陣緩存器；
使能信號生成器，與i值輸出端和j值輸出端連接，其輸出端接逆矩陣運算器的使能端，用于在i＝K和j＝K 時向逆矩陣運算器輸出使能信號；
逆矩陣運算器，用于在接收到使能信號時對D緩存器存儲的矩陣作求逆運算；
B矩陣緩存器，與逆矩陣運算器的輸出端連接，用于存儲逆矩陣運算器的輸出；
Y向量寄存器，用于存儲維數為M的Y向量；
第二計數器，其輸入端連接時鐘信號輸入端，第二計數器具有h值輸出端和g值輸出端；用于收到時鐘觸發信號時輸出h 值和g 值；
所述h值初始值為1，并以M值為一個周期，h值隨每一個時鐘觸發信號循環增1直至h ＝M；
所述g值初始值為1，當每一次h值等于M時g值增1直至g＝M ；
第三控制模塊，其輸入端接X向量寄存器，其控制端接h值輸出端，其輸出端接第三緩存器；
第四控制模塊，其輸入端接Y向量寄存器，其控制端接g值輸出端，其輸出端接第四緩存器；
第二乘法器，其兩個輸入端分別接第三緩存器和第四緩存器，其輸出端接A矩陣緩存器；
矩陣乘法器，其兩個輸入端分別接B矩陣緩存器和A矩陣緩存器，其輸出端接C矩陣緩存器；
所述第一控制模塊、第二控制模塊、第三控制模塊、第四控制模塊用于從與其輸入端連接的向量寄存器中提取序號與其控制端輸入值相同的元素。
2.如權利要求1所述的回聲狀態神經網絡輸出軸突電路，其特征在于，所述時鐘觸發信號為時鐘上升沿。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于電子科技大學，未經電子科技大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811255479.8/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：運算裝置及運算方法
- 下一篇：一種光神經元結構和包含該結構的神經網絡處理系統
