[發明專利]半導體封裝結構及其制作方法

在審

• 申請號: 201811254743.6
• 申請日: 2018-10-26
• 公開（公告）號: CN111106096A
• 公開（公告）日: 2020-05-05
• 發明（設計）人: 胡竹青;許詩濱;許哲瑋
• 申請（專利權）人: 鳳凰先驅股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/367;H01L23/31;H01L21/50
• 代理公司: 北京匯智英財專利代理事務所(普通合伙) 11301
• 代理人: 唐軼

1.一種半導體封裝結構，其特征在于，包括：

一線路增層基板，包括相對的一第一表面及一第二表面，該第一表面暴露出多個覆晶焊墊及多個第一焊墊，該第二表面暴露出多個第二焊墊；

一芯片，包括相對的一第一面及一第二面，以該第一面面對于該線路增層基板的該第一表面，而與這些覆晶焊墊電性連接；

多個導電柱，具有相對的第一端及第二端，設置于該線路增層基板的該第一表面，并以第二端與對應的這些第一焊墊分別電性連接；

一模封層，設置于該線路增層基板的該第一表面上，而覆蓋該芯片及這些導電柱，該芯片的該第二面及各導電柱的一第一端是暴露于該模封層；以及

至少一內存模塊，設置于該模封層上，并與暴露于該模封層的對應的該導電柱的該第一端電性連接。

2.如權利要求1所述的半導體封裝結構，其特征在于，還包括：

一導電黏著層，設置于這些導電柱與這些第一焊墊之間。

3.如權利要求1所述的半導體封裝結構，其特征在于，還包括一散熱組件，其設置于該內存模塊及/或該芯片的該第二面上。

4.如權利要求1所述的半導體封裝結構，其特征在于，該芯片與該內存模塊于一正投影方向不重疊的。

5.如權利要求1所述的半導體封裝結構，其特征在于，該線路增層基板包括至少一線路增層結構，該線路增層結構包括一導線層、一導電柱層及一介電層，該導線層及該導電柱層相互疊接，并嵌設于該介電層中。

6.如權利要求1所述的半導體封裝結構，其特征在于，該線路增層基板的這些第一焊墊位于這些覆晶焊墊的周圍。

7.一種半導體封裝結構的制作方法，其特征在于，包括：

提供一線路增層基板，該線路增層基板包括一第一表面，且該第一表面暴露出多個覆晶焊墊及位于這些覆晶焊墊周圍的多個第一焊墊；

形成一嵌埋有一芯片及多個導電柱的導電基板于該線路增層基板的該第一表面，該芯片的一第一面對應于這些覆晶焊墊設置，這些導電柱以第二端分別對應于這些第一焊墊設置，而該芯片的一第二面及各導電柱的一第一端暴露于該導電基板的一上表面；以及

將至少一內存模塊對應于這些導電柱的該第一端，而設置于該導電基板上。

8.如權利要求7所述的半導體封裝結構的制作方法，其特征在于，形成該嵌埋有該芯片及這些導電柱的導電基板的步驟，包括：

將這些導電柱以第二端對應于這些第一焊墊，而設置于該線路增層基板的該第一表面；

將該芯片的該第一面對應于這些覆晶焊墊，而設置于該線路增層基板的該第一表面；以及

形成一模封層于該線路增層基板的該第一表面上，以覆蓋這些導電柱及該芯片，并暴露出各導電柱的該第一端及該芯片的該第二面。

9.如權利要求8所述的半導體封裝結構的制作方法，其特征在于，各導電柱以第二端通過一導電黏著層而與對應的各第一焊墊電性連接。

10.如權利要求8所述的半導體封裝結構的制作方法，其特征在于，設置這些導電柱的步驟，還包括：

形成一圖案化光阻層于該線路增層基板的該第一表面，并形成多個盲孔以暴露這些第一焊墊；

形成一金屬層于這些盲孔內及暴露的這些第一焊墊上；以及

移除該圖案化光阻層，以使這些金屬層形成為這些導電柱及暴露出這些覆晶焊墊。

11.如權利要求7所述的半導體封裝結構的制作方法，其特征在于，形成嵌埋有該芯片及這些導電柱的導電基板的步驟，包括：

將該芯片的該第一面對應于這些覆晶焊墊，而設置于該線路增層基板的該第一表面；

形成一模封層于該線路增層基板的該第一表面上，以覆蓋該芯片；

于該模封層對應于這些第一焊墊形成多個開孔；

于該開孔中形成多個導電柱與對應的這些第一焊墊電性連接；以及

使該模封層暴露出這些導電柱的該第一端及該芯片的該第二面。

12.如權利要求7所述的半導體封裝結構的制作方法，其特征在于，還包括設置一散熱組件于該內存模塊及/或該芯片的該第二面上。